Wyniki wyszukiwania - BazTech

1

Wydajna transmisja danych wizyjnych przez łącze radiowe o małej przepustowości

Zając W.

Przegląd Elektrotechniczny

|

2011

|

R. 87, nr 12b

216--219

PL

W artykule przedstawiono koncepcję praktycznej realizacji systemu transmisji danych wizyjnych o podniesionych parametrach wydajności transmisji w warunkach przesyłu przez łącza radiowe o małej przepustowości. Omówiono istotne cechy systemów podobnej klasy, zaprezentowano koncepcję realizacji systemu z podziałem na warstwę transportową i część programowego zapewnienia poprawności transmisji, omówiono metodykę badawczą, przedstawiono wyniki testów oraz zaprezentowano wnioski.

EN

In the paper there is presented a practical approach to implementation of visual data transmission system dedicated to communication systems using low-power radio links of limited bandwidth. The transmission system is characterized, parameters are defined and implementation is presented. System structure is discussed in detail, divided to transport subsystem and software for improving signal quality. Research methodology is presented, test results are discussed and conclusion is drawn.

2

Sprzętowa implementacja algorytmu maskowania zakłóceń transmisji cyfrowych danych wizyjnych

Zając W., Andrzejewski G.

Przegląd Elektrotechniczny

|

2011

|

R. 87, nr 11

186-190

PL

W artykule przedstawiono wyniki prac nad sprzętową implementacją algorytmu maskowania zakłóceń transmisji cyfrowych danych wizyjnych. Przedstawiono założenia algorytmu, opisano mechanizmy maskowania zakłóceń, zaproponowano strategię implementacji oraz przedyskutowano wyniki.

EN

In the paper there are presented results of work on hardware implementation of digital image data transmission error concealment algorithm. The idea of transmission error concealment of visual data is presented and discussed, Hybrid Error Concealment Algorithm (HECA) operation and structure is described. Considered elements (operational stages) of the HECA algorithm are described in detail. Implementation strategy and results are presented and a conclusion is drawn.

3

Implementation of example digital image data processing algorithm with use of microprogram control unit

Kołopieńczyk M., Pawlak S., Zając W.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 9

997-999

EN

The idea of applying the compositional microprogram control unit to implement example of digital image processing algorithm is presented. The algorithm operation is discussed in general, elements of algorithm selected for implementation are presented in detail, microprogram control unit structure is discussed and proposed and hardware implementation process is described.

PL

W artykule przedstawiono wyniki badań nad zastosowaniem mikroprogramowanych układów sterujących do realizacji wybranego elementu złożonego algorytmu przetwarzania cyfrowych danych wizyjnych HECA. Opisano pełną strukturę algorytmu, wskazano element do implementacji w układzie mikroprogramowanym oraz opisano jego rolę i zasadę działania. W dalszej części zaproponowano i przedyskutowano strukturę mikroprogramowanego układu sterującego do realizacji zadania, przedstawiono schemat logiczny struktury układu sterowania dla pojedynczej składowej barwy obrazu (w formacie RGB lub YUV) oraz jej implementację w języku VHDL. Zaprezentowano wyniki symulacji układu w pakiecie Active-HDL oraz oszacowano zużycie zasobów układu dla operacji na pojedynczej składowej barwy obrazu. Następnie zaproponowano strukturę układu sterującego dla operacji na wszystkich trzech składowych barw RGB/YUV, przedstawiono wyniki symulacji działania mikro-programowanego układu sterującego oraz zaprezentowano kod VHDL i określono zużycie zasobów układu.

4

Sprzętowa implementacja algorytmu detekcji wzorców błędów DCT w hybrydowym algorytmie maskowania błędów transmisji obrazu stałego HECA

Andrzejewski G., Zając W.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 10

1123-1126

PL

W artykule przedstawiono wyniki badań nad realizacją sprzętową modułu detekcji wzorców błędów transmisji obrazu stałego. Jest on częścią hybrydowego algorytmu maskowania błędów transmisji HECA. Opisano podstawy działania aparatu analitycznego, algorytm jego działania oraz realizację sprzętową na poziomie behawioralnym. Wyróżniono najistotniejsze bloki implementacyjne, zaprezentowano wyniki syntezy w środowisku Quartus II v.9.1 dla układu FPGA klasy Stratix III EP3SL70 oraz przedyskutowano uzyskane wyniki.

EN

The paper presents a conception of hardware implementation of DCT pattern detection module of Hybrid Error Concealment Algorithm (HECA) [2]. The research is aimed at implementing a hardware version of the module, using possibilities of parallel operation in FPGA and optimizing the algorithm structure for hardware implementation and performance. Paragraph 1 gives introduction to digital image transmission error concealment. Paragraph 2 presents a structure and operation of the HECA algorithm. The dataflow is presented (Fig. 1.) and the implemented module is identified. Paragraph 3 deals with the mechanism of DCT error pattern occurring [3] and describes a method for detection of such patterns [2]. Paragraph 4 is focused on operation of the error pattern module of HECA in details. There are presented specific features of error patterns for a given DCT block size (Tab. 1) The erroneous block data example is shown in Fig. 2., while the error location storing example is presented in Fig. 3. The operation algorithm for error pattern detection is discussed and presented in Fig. 4. Paragraph 5 describes hardware implementation procedures. The implementation process is presented, the structure of hardware solution is shown (Figs. 5, 6, 7.) and discussed. The hardware resources consumption of the synthesis results is given in Tab. 2. Paragraph 6 contains the conclusion and directions for the future work. The research conclusions are that the DCT error pattern detection algorithm can be successfully implemented in FPGA with acceptable resources consumption. Such an implementation allows performing some of the algorithm elements in parallel, accelerating the operation. The problem is that the data amount tends to be high and it would be recommended to develop more effective notation to store such data in FPGA.

5

Maskowanie długich przerw w muzyce z użyciem modelowania sinusoidalno-szumowego i adaptacji do kontekstu

Bartkowiak M., Latanowicz B.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

61-65

PL

W artykule opisano technikę pozwalając ukryć lub zamaskować długie przerwy (do 0,5 s) w programach muzycznych. Brakująca treść zastępowana jest sygnałem syntezowanym z modeli widmowych na podstawie treści otaczającej lukę. Składowe tonalne sygnału syntezowane są z użyciem modelu sinusoidalnego. Połączenia trajektorii sinusoidalnych z obu stron przerwy dokonuje heurystyczny algorytm adaptacyjny. Przed połączeniem trajektorie są klasyfikowane jako stabilne lub zmienne, co pozwala prawidłowo odtworzyć dźwięki z efektami vibrato i glissando. Składowa szumowa jest modelowana i syntezowana przy użyciu spaczonego modelu LPC. Wyniki oceny odsłuchowej potwierdzają wysoką jakość dźwięku.

EN

The paper describes a technique allowing to conceal or mitigate long gaps (up to 0.5 second) in music programs. Missing content is replaced by signal synthesized from spectral models using data surrounding the gap. Tonal components are synthesized using a sinusoidal model. A heuristic adaptive algorithm is employed to link model parameters across the gap. Prior to linking, sinusoidal partials are categorized as stable or variable, allowing to properly dealing with vibrato or glissando notes in music. The noise part is synthesized using a warped LPC model. Results of blind listening tests show a significant advantage of the subjective audio quality.