Wyniki wyszukiwania - BazTech

1

Timing analysis of multitask systems in SystemC environment

Golly Ł., Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 2

17-22

EN

The paper concerns design and modeling of real time systems with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC - a modern tool for electronic embedded systems design. The paper outlines advantages of transaction level modeling technique, which is very efficient for complex systems and well suited in SystemC environment. The authors define the universal kernel for functionality, communication and timing issues modeling. The problem has been analyzed on various examples of multitasks' scenarios composed of set of worst case timing benchmark algorithms (WCET). Results obtained during many experiments with models have proved the flexibility and efficiency of the proposed approach to the multitask systems modeling.

PL

Artykuł dotyczy zagadnień projektowania oraz modelowania systemów czasu rzeczywistego o istotnych wymaganiach czasowych. Problem został przedstawiony i przeanalizowany na abstrakcyjnych modelach zaimplementowanych w języku SystemC - nowoczesnym narzędziu do projektowania elektronicznych systemów wbudowanych. W artykule podkreślono korzyści techniki modelowania na poziomie transakcji, która jest bardzo wydajna w odniesieniu do złożonych systemów, a język SystemC bardzo dobrze nadaje się do stosowania tej techniki modelowania. Autorzy zdefiniowali uniwersalny rdzeń swojego środowiska do modelowania zagadnień związanych z funkcjonalnością, komunikacją oraz zależnościami czasowymi. Problem został przeanalizowany na wielu przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów przeznaczonych do czasowej analizy najgorszego przypadku (WCET). Wyniki otrzymane podczas szeregu eksperymentów na modelach dowiodły, że zaproponowane podejście do zagadnienia modelowania systemów wielozadaniowych jest bardzo elastyczne i wydajne.

2

Time predictable systems based on pipeline processor with interleaving of hardware threads

Golly Ł, Pułka A

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 12

36-40

EN

The paper presents the microarchitecture of highly predictable real-time systems based on pipeline processor with the idea of thread interleaving. The abstract model of such to real-time electronic embedded systems is given. The authors put their main efforts to obtain highly repeatable and time predictable applications with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC – a modern tool for electronic embedded systems design and prototyping. The paper investigates issues concerning the threads’ communication with the memory system. A special threads suspending mechanism has been proposed. The presented issues have been analyzed on various examples of multitasks’ scenarios composed of set of worst case Mälardalen benchmark programs (WCET ). The optimal scheduling scenarios with flexible usage of available resources with respect to the timing constraints have been analyzed. The presented methodology proved to be a good tool for high level system models analysis.

PL

Artykuł przedstawia mikroarchitekturę przewidywalnego czasowo systemu opartą na procesorze potokowym, w którym zastosowano ideę przeplotu wątków. Przedstawiono abstrakcyjny model takiego procesora zastosowanego do aplikacji pracujących w elektronicznych systemach wbudowanych czasu rzeczywistego. Autorzy położyli główny nacisk na uzyskanie wysoce powtarzalnego i przewidywalnego czasowo systemu pracującego przy silnych wymaganiach czasowych. Problem został przeanalizowany na modelach zaimplementowanych na wysokim poziomie abstrakcji w języku SystemC. W artykule przeprowadzono również badania dotyczące zagadnień komunikacji wątków z systemem pamięci. Zaproponowano specjalny mechanizm zawieszania pracy wątków. Omawiane zagadnienia zostały przedstawione na przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów Mälardalen przeznaczonych do czasowej analizy najgorszego przypadku (WCET ). Dokonano analizy optymalnych scenariuszy harmonogramowania zadań z elastycznym wykorzystaniem dostępnych zasobów przy narzuconych wymaganiach czasowych. Zaprezentowana metoda pokazała, że stanowi dobre narzędzie analizy modeli systemów wysokiego poziomu.

3

Strategia weryfikacji systemu na chipie oparta na mechaniźmie FDL

Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

87-90

PL

Artykuł dotyczy zagadnień weryfikacji formalnej złożonych systemów elektronicznych, tzw. SoC. W pracy zaproponowano nowe oryginalne podejście do planowania strategi weryfikacji opartej o wnioskowanie zdroworozsądkowe. Opisano formalną metodologię mechanizmu planowania bazującą na rozproszonej logice domniemań FDL (Fuzzy Default Logic). Zdefiniowano wieloetapową strategię weryfikacji w postaci narzędzia systemu weryfikacji związanej z określoną platformą sprzętowo-programową. Metodologia została zweryfikowana na prototypowej platformie SoC połączonej magistralą AMBA. Pokazano zalety proponowanego podejścia.

EN

The paper deals with problem of the formal verification of complex electronic embedded systems. A new commonsense strategy is proposed. The formal methodology of the inference engine modeling based on Fuzzy Default Logic is given. The multistage verification strategy as the platform dependent verification (PDV) toolset is defined. The methodology has been validated on examples on a prototype AMBA-based virtual SoC platform working with SystemVerilog verification procedures. The advantages of the presented methodology have been emphasized.

4

Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracujacych w warunkach pełnej powtarzalności czasowej

Pułka A., Milik A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

40-43

PL

Artykuł dotyczy zagadnień projektowania systemów czasu rzeczywistego z powtarzalnością, czasową. W pracy zaproponowano nową, oryginalną, architekturę wielozadaniową, elektronicznego systemu wbudowanego z przeplotem wątków. Opisano poszczególne elementy składowe systemu, szczególny nacisk położono na programowalny kontroler przeplotu, jednostkę odpowiedzialną za sterowanie kolejnością przetwarzanych wątków w potoku. Zaproponowano dodatkowe rozwiązanie układu arbitrażowego SDPA pracującego w tle, którego zadanie polega na dynamicznej rekonfiguracji przetwarzanych zadań. Przedstawiono uzyskane rezultaty implementacyjne i symulacyjne. Przedstawiono wnioski końcowe podkreślające elastyczność i uniwersalność zaproponowanego rozwiązania.

EN

The paper concerns design of real time systems that meet precision time (PRET) requirements. A new, original architecture of the multithread embedded system with programmable interleaved pipelining is introduced. Main components are described with special attention devoted to the interleave controller. This element of the system is responsible for controlling of the order of threads loaded into the processor's pipeline. The idea of shadow deadline processing arbiter responsible for dynamic reconfiguration of performed threads (tasks) is given. Results of the implementation and simulation of different arbitration schemes are discussed. Conclusions emphasizing the flexibility and advantages of the proposed solution summarize the paper.

5

Wykorzystanie logiki rozmytej do diagnostyki uszkodzeń części analogowych w elektronicznych systemach wbudowanych

Czaja Z., Załęski D.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 9 bis

735--738

PL

W pracy przedstawiono nowe podejście zastosowania modelowania rozmytego do diagnostyki uszkodzeń części analogowej elektronicznych systemów wbudowanych mieszanych sygnałowo przy wykorzystaniu środków programowych i sprzętowych mikrokontrolera sterującego systemem. Zaprezentowano sposób tworzenia słownika uszkodzeń, najważniejsze parametry rozmytych modeli detekcji i lokalizacji uszkodzeń oraz opis działania programowego procesora logiki rozmytej.

EN

This paper presents employing the fuzzy modeling for faults diagnostic in analog parts of electronic mixed-signal embedded systems utilizing soft and hardware resources of microcontrollers that control these systems. The article introduces additionally the way of creating the fault dictionary, characterizes main parameters of fuzzy faults detection and localisation models and describes the manner of operating on the fuzzy soft decision processor.

6

Nowe zastosowania sygnałów komplementarnych o projektowanych kształtach do testowania elektronicznych systemów wbudowanych

Załęski D., Bartosiński B., Zielonko R.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 9 bis

739--742

PL

W pracy przedstawiono koncepcję zastosowania sygnałów komplementarnych o projektowanych kształtach do testowania części analogowych elektronicznych systemów wbudowanych, za pomocą BISTów wykorzystujących ograniczone środki mikrokontrolera sterującego. Istotą metody jest pobudzanie układu testowanego sygnałem komplementarnym o specjalnie zaprojektowanym kształcie, którego parametry są dopasowane do nominalnych położeń biegunów transmitancji układu. Wyzerowanie sygnału odpowiedzi w określonym przedziale czasu po zakończeniu pobudzenia świadczy o sprawności układu. Zaprezentowano wyniki badań symulacyjnych oraz weryfikacji praktycznej metody na przykładzie dolnoprzepustowego filtru 2 i 4 rzędu.

EN

The article presents the idea of using the shape-designed complementary signals for testing analog parts of electronic mixed-signal embedded systems employing limited resources of microcontroller that controls the system. The essence of the proposed method is stimulation of Circuit Under Test (CUT) with particular shape-designed complementary signal which parameters are matched to the nominal position of circuit transmittance poles. Vanishing the CUT response in time and after the moment of finishing the stimulation indicates absence of faults. The paper presents results of simulation researches and practical verification of the method on examples of 2nd and 4th order low-pass filters.

7

Lokalizacja uszkodzeń w częściach analogowych wbudowanych systemów elektronicznych z uwzględnieniem tolerancji elementów

Czaja Z.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 9 bis

731--734

PL

W artykule przedstawiono nową metodę detekcji i lokalizacji uszkodzeń parametrycznych elementów pasywnych w częściach analogowych elektronicznych systemów wbudowanych sterowanych mikrokontrolerami. Metoda pozwala na detekcję i lokalizację uszkodzeń w układach z tolerancjami. W części pomiarowej metody badany układ pobudzany jest impulsem prostokątnym generowanym przez mikrokontroler, a jego odpowiedź jest próbkowana przez wewnętrzny przetwornik A/C mikrokontrolera. Następnie mikrokontroler wykonuje detekcję i lokalizację uszkodzeń opierając się na algorytmie bazującym na słowniku uszkodzeń, wygenerowanym na podstawie rodziny pasów lokalizacyjnych opisującej właściwości układu badanego.

EN

In the paper the new method of soft fault detection and localisation of passive elements in analog parts of electronic embedded systems controlled by microcontrollers is presented. The method enables to detect and to localize faults in circuits with tolerances. In the measurement part of the method the tested circuit is stimulated by a square impulse generated by the microcontroller, and its response is sampled by the internal ADC of the microcontroller. Next, the microcontroller realizes the fault detection and localisation according to the algorithm, which bases on the fault dictionary. The fault dictionary was generated from the family of localisation belts, which describes proprieties of the tested circuit.

8

Diagnostyka uszkodzeń analogowych we wbudowanych systemach elektronicznych z wykorzystaniem interpretera logiki rozmytej

Czaja Z., Załęski D.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 9

17-22

PL

Przedstawiono nowe podejście do samotestowania toru analogowego w systemie wbudowanym sterowanym mikrokontrolerem z wykorzystaniem metody detekcji i okalizacji pojedyńczych uszkodzeń parametrycznych i katastroficznych elementów pasywnych w układach analogowych. W etapie pomiarowym badany tor analogowy pobudzany jest okresowym przebiegiem prostokątnym generowanym przez mikrokontroler, ajego odpowiedź jest próbkowana przez wewnętrzny przetwornik A/C mikrokontrolera w momentach ściśle określonych przez jego wewnętrzny licznik. Następnie mikrokontroler bazując na zestawie funkcji realizujących operacje na zbiorach rozmytych zwanych "interpreterem logiki rozmytej (ILR)", wyniku pomiarowym i słowniku uszkodzeń składającym się ze zbiorów reguł i funkcji przynależności dokonuje detekcji i w przypadku wykrycia uszkodzenia jego lokalizacji. Słownik uszkodzeń jest tworzony w etapie przedtestowym z rodziny pasów lokalizacyjnych, które z kolei powstają przez rozmycie krzywych identyfikacyjnych w wyniku uwzględnienia tolerancji elementów nieuszkodzonych.

EN

A new approach of self-testing of an analog part in mixed-signal embedded system controlled by a microcontroller is presented. It bases on a method of detection and localisation of single hard and soft faults of passive elements in analog circuits. At a measurement stage the tested analog part is stimulated by a periodical square-wave signal generated by the microcontroller, and its response is sampled by an internal ADC of the microcontroller in moments exactly established by an internal timer of the microcontroller. Next, the microcontroller makes fault detection and fault localisation based on a set of function realizing operations on fuzzy sets named "an interpreter of a fuzzy logic (IFL)", a measurement result and a fault dictionary consisted of rule sets and membership functions. The fault dictionary is created in pretesting stage from a family of localisation belts, which are created by fuzziness of identification curves in result of taking into account tolerances of no-faulty elements. Identification curves placed in a measurement result plane illustrate behavior of tested circuit incoming from failures of elements (hard faults) and changes of values of elements (soft faults).