Wyniki wyszukiwania - BazTech

1

Środowisko APSI wspomagające prototypowanie heterogeniczne modułów zawierających układy FPGA

Jamro E., Wiatr K.

Kwartalnik Elektroniki i Telekomunikacji

|

2006

|

Vol. 52, z. 1

89-113

PL

Niniejszy artykuł opisuje system APSI (ang. Advanced Programmable Systems Interface) wspomagający projektowanie i uruchamianie modułów sprzętowych zawierających układ programowalny FPGA. Moduł sprzętowy jest kontrolowany za pomocą komputera PC oraz odpowiedniego środowiska programowego, przez co konieczne stało się zastosowanie heterogenicznego podejścia podczas projektowania, symulacji i testowania. Omawiany system składa się z czterech części: programowej, sprzętowej, symulacyjnej oraz testującej. W ramach części programowej zaproponowano dedykowany język skrypt APSI oraz jego interpreter ułatwiający komunikowanie się z poziomu komputera PC z modułem sprzętowym. W ramach części sprzętowej zaprojektowano moduły sprzętowe, napisane głównie w języku opisu sprzętu VHDL, umożliwiające łatwe komunikowanie się z innymi modułami kompatybilnymi z magistralą Wishbone lub magistralą OPB i środowiskiem EDK. W ramach części symulacyjnej zaproponowano procedurę symulacji heterogenicznej, umożliwiającą łatwą kosymulację dwóch niezależnych wspomnianych powyżej platform: programowej i sprzętowej. Aby umożliwić łatwe testowanie uruchamianych projektów sprzętowych zaprojektowano wewnętrzny analizator stanów logicznych LA_RCS, który umożliwia rejestrowanie i wizualizację przebiegów sygnałów wewnątrz układu FPGA. Środowisko APSI stanowi kompletny system zaproponowany i zaprojektowany w całości przez autorów niniejszej pracy. Zaproponowane oryginalne rozwiązania mogą stanowić podstawę do budowy lub modyfikacji podobnych systemów.

EN

This paper describes the Advanced Programmable System Interface (APSI), dedicated for FPGA-based boards connected to a PC. The APSI includes: the interpreter for dedicated script language to efficiently communicate with a FPGA-based board; heterogeneous hardware-software co-simulation to simulate either PC or hardware (FPGA-based board) sides; and internal logic state analyzer. The whole APSI system has been design by the authors and significantly seeds up development cycle for the FPGA-based designs. The proposed system contains several novel ideas, e.g. the concept of hardware-software co-simulation, internal logic state analyzer with data compression, clock enable and VHDL-based interface.

2

Badania eksperymentalne metod syntezy układów kombinacyjnych na PLD

Klimowicz A.

Elektronika : konstrukcje, technologie, zastosowania

|

2004

|

Vol. 45, nr 6

35-38

PL

W pracy przedstawiono dwa algorytmy syntezy układów kombinacyjnych na bazie PAL (Programmable Array Logic): z wykorzystaniem montażowego łączenia wyjść z użyciem sprzężeń zwrotnych układu programowalnego. W przeciwieństwie do tradycyjnych rozwiązań do zagadnienia syntezy logicznej na PLD, pokazane metody biorą pod uwagę specyficzne właściwości architektury uniwersalnych struktur PAL na wczesnym etapie projektowania, co pozwala zwiększyć efektywność procesu syntezy logicznej.

EN

In the paper a two methods of logic synthesis on the base of Programmable Array Logic (PAL) are presented: the method which uses PLD outputs joining by wired-OR method and the method which uses PLD feedbacks. Unlike the traditional approach to the logic synthesis on PLD, these methods take in account special internal resources and architectural features of PAL structures at the earliest stages of project design that allows increase the efficiency of logic synthesis.

3

Badania eksperymentalne metody syntezy wspólnego modelu automatów skończonych na PLD

Klimowicz A.

Elektronika : konstrukcje, technologie, zastosowania

|

2003

|

Vol. 44, nr 10

29-31

PL

Przedstawiono algorytm syntezy wspólnego modelu automatów skończonych klas A, D i E do zastosowania w strukturach programowalnych. Pokazana metoda wykorzystuje możliwości architektur współczesnych układów programowalnych, takie jak: możliwość stosowania wyjść i wejść układu zarówno buforowanych, jak i kombinacyjnych, a także przerzutnika w pętli sprzężenia zwrotnego układu programowalnego. Zastosowanie wspólnego modelu automatów skończonych klas A, D i E pozwala zniwelować niedogodności powstające podczas stosowania osobno modeli poszczególnych klas. Pokazano wyniki badań eksperymentalnych oraz ich porównanie z rezultatami otrzymanymi z przemysłowych pakietów projektowania układów cyfrowych na bazie logiki programowalnej: Max+Plus II oraz Xilinx Webpack. Analiza wyników pokazuje, iż stosując zaprezentowany model można dwukrotnie zmniejszyć liczbę elementów logicznych układu programowalnego.

EN

In this paper, a method of synthesis of common model of Finite State Machine (FSM) is presented. Presented method uses features of modern programmable logic devices (PLD), such as, possibility of using combinatorial and buffered inputs and outputs and registers in PLD feedback. Application of common FSM model allows to level disadvantages of separate FSM models. The experimental results and comparison with industrial design systems Max+Plus II and Xilinx WebPack are presented. Analysis of experimental results shows that an application of presented method allows to decrease twice a number of used PLD logic elements.