Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: digital integrated circuits

Sortuj według:

Ogranicz wyniki do:

Zmniejszenie poziomów zakłóceń wytwarzanych przez cyfrowe układy scalone

Kołodziejski J. F.

Elektronika : konstrukcje, technologie, zastosowania

2000

Vol. 41, nr 7

3-8

Zamieszczono przegląd wewnetrznych źródeł zakłóceń w cyfrowych układach scalonych. Szczegółowo opisano metody redukcji poziomów tych zakłoceń. Obejmują one stosowanie kondensatorów odsprzęgających, zmniejszanie indukcyjności układowych i kształtowanie charakterystyk przełączania układów. Zostały także dodane niektóre praktyczne przykłady.

A review of disturbance sources inside digital integrated circuits is given. The reduction methods of disturbances levels are described in details. It embrances the use of decoupling capacitors, descreasing of circuit inductances and shaping of switching chracteristics. Some practical examples are also included.

Badania odporności układów scalonych na zaburzenia elektromagnetyczne

Kołodziejski J. F., Kuciński S.

Zeszyty Naukowe. Elektryka / Politechnika Łódzka

1999

z. 93

45--54

W referacie przedstawiono niektóre problemy związane z badaniami odporności modułów i układów scalonych na zaburzenia elektromagnetyczne. Na wstępie uzasadniono potrzebę takich badań oraz przedstawiono podział metod badawczych. Dalej zaprezentowano nową metodę badań odporności układów scalonych na zaburzenia elektromagnetyczne, wykorzystującą tzw. małą klatkę Faraday'a. Opisano stanowisko badawcze. Przedstawiono analizę przydatności tej metody w różnych zastosowaniach. Zaprezentowano również niektóre wyniki badań odporności na zaburzenia elektromagnetyczne cyfrowych układów scalonych, przeprowadzonych według proponowanej metody.

This paper presents some problems related to electronic modules and integrated circuits immunity testing against electromagnetic disturbances. At the beginning the need for such kind testing has been justified and a classification of testing methods has been presented. The new method of integrated circuits immunity testing against electromagnetic disturbances with the use of a small Faraday's cage has been also presented. The testing set-up has been shown. Carried out analysis of application possibilities of presented method has been shortly described. Some results of digital integrated circuits immunity testing against electromagnetic disturbances, based on the proposed method has been finally presented.