Wyniki wyszukiwania - BazTech

1

A 1.67 pJ/Conversion-step 8-bit SAR-Flash ADC Architecture in 90-nm CMOS Technology

Khatak Anil, Kumar Manoj, Dhull Sanjeev

International Journal of Electronics and Telecommunications

|

2021

|

Vol. 67, No. 3

347--354

EN

A novice advanced architecture of 8-bit analog to digital converter is introduced and analyzed in this paper. The structure of proposed ADC is based on the sub-ranging ADC architecture in which a 4-bit resolution flash-ADC is utilized. The proposed ADC architecture is designed by employing a comparator which is equipped with common mode current feedback and gain boosting technique (CMFD-GB) and a residue amplifier. The proposed 8 bits ADC structure can achieve the speed of 140 mega-samples per second. The proposed ADC architecture is designed at a resolution of 8 bits at 10 MHz sampling frequency. DNL and INL values of the proposed design are -0.94/1.22 and -1.19/1.19 respectively. The ADC design dissipates a power of 1.24 mW with the conversion speed of 0.98 ns. The magnitude of SFDR and SNR from the simulations at Nyquist input is 39.77 and 35.62 decibel respectively. Simulations are performed on a SPICE based tool in 90 nm CMOS technology. The comparison shows better performance for this proposed ADC design in comparison to other ADC architectures regarding speed, resolution and power consumption.

2

Wymagania na rozdzielczość i nieliniowość przetwornika C/A dla sygnału OFDM

Rudziński A., Kozłowski S.

Telekomunikacja i Techniki Informacyjne

|

2010

|

nr 3-4

78-93

PL

Przedstawiono model analityczny, umożliwiający wyznaczenie błędów wnoszonych do sygnału OFDM w procesie przetwarzania cyfrowo-analogowego. Zaproponowano wyrażenia do oszacowania wymaganej rozdzielczości i dopuszczalnych nieliniowości przetwornika C/A, gwarantujących utrzymanie zniekształceń sygnału poniżej założonego poziomu.

3

Analog-to-digital converter differential nonlinearity error correction in building conductance histograms

Wawrzyniak M.

Metrology and Measurement Systems

|

2006

|

Vol. 13, nr 2

161-169

EN

In nanowire electrical conductance quantization studies, conductance histograms are built from a large number of conductance curves of conductance stepwise variations in time. The conductance curves are obtained by means of a digital oscilloscope; as each digital oscilloscope has an analog-to-digital converter (ADC) whose differential nonlinearity (DNL) error strongly affects the obtained conductance histograms. The effect of the DNL error can be corrected through the procedure described in this paper. Moreover, measurement results of the DNL error for three digital oscilloscope models and the long-term DNL error variations for one oscilloscope model are presented.

PL

W badaniach kwantowania przewodności elektrycznej w nanodrutach na podstawie dużej liczby zarejestrowanych skokowych zmian przewodności w funkcji czasu (przebiegów czasowych) wyznaczane są histogramy przewodności. Do pomiarów przebiegów czasowych używane są oscyloskopy cyfrowe. Parametrem wpływającym na poprawność wyznaczenia histogramu przewodności jest błąd nieliniowości różniczkowej przetwornika a/c znajdującego się w oscyloskopie. Wpływ tego błędu może być wyeliminowany poprzez zastosowanie procedury korekcyjnej opisanej w artykule. W artykule przedstawiono także wyniki pomiarów błędu nieliniowości różniczkowej dla trzech modeli oscyloskopów cyfrowych oraz długoterminowych zmian błędu nieliniowości różniczkowej dla wybranego oscyloskopu.