Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Elektronika : konstrukcje, technologie, zastosowania

1 2013

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: design rule checking

Sortuj według:

Ogranicz wyniki do:

Automatyczna weryfikacja formalna układu elektronicznego w oparciu o schemat ideowy

Szelest M., Izydorczyk J., Niemiec H., Jabłeka M.

Elektronika : konstrukcje, technologie, zastosowania

2013

Vol. 54, nr 8

111-114

Schemat ideowy układu elektronicznego jest zbiorem wzajemnie ze sobą połączonych elementów elektronicznych tworzących pewną sieć. Sieć ta jest strukturą, która może być w automatyczny sposób odczytywana analizowana. Automatyczna weryfikacja formalna schematu ideowego ma na celu wykrycie nietrywialnych błędów popełnionych przez projektanta w trakcie opracowywania schematu ideowego. W ramach analizy sprawdzana jest poprawność struktury i zgodność wartości wybranych parametrów tworzonego schematu w odniesieniu do - zdefiniowanych wcześniej - typowych bloków funkcyjnych. W artykule przestawiono przykładową realizację automatycznej weryfikacji formalnej przeprowadzaną w celu dokonania analizy klucza tranzystorowego począwszy od definicji okładu klucza tranzystorowego, przez sposób dostępu do schematu, po automatyczną identyfikację bloków funkcyjnych.

Schematic diagram can be interpreted as set of components connected with themselves together to build a network. The network is a structure, which topology that can be red and analyzed. Automatic formal verification aims to detect some non-trivial mistakes, made by electrical engineer, connected with structure of a schematic, building blocks and typical functional sub-circuits. The article presents approach to realize automatic formal detection tool starting from definition of schematic structure, though connectivity with schematic-capture tool, to sub-circuit identification algorithm.