Wyniki wyszukiwania - BazTech

1

Features extraction system for automatic speech recognition core mapping into an irregular Network on Chip

Dziurzański P., Mąka T.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 9

154-156

EN

In this paper, we propose a mapping scheme of IP cores into irregular Network on Chips using an example module dedicated to features extraction for automatic speech recognition system. We estimated the core sizes for various frame sizes and overlappings, and then tried to place cores communicating heavily close to each other, we test a number of widths in the 2D Rectangular Strip Packing problem. The obtained result range allows us to pick a solution that is beneficial both in terms of area and transfers between the system cores.

PL

W artykule zaproponowano sposób mapowania rdzeni IP w nieregularną sieć wewnątrzukładową. Jako przykładowego układu użyto moduł przeznaczony do ekstrakji cech systemu automatycznego rozpoznawania mowy. Dokonano estymacji rozmiaru rdzeni dla różnych rozmiarów ramki i zakładkowania, a następnie dokonano próby odwzorowania rdzeni do układu w ten sposób, by rdzenie wysyłające między sobą duże porcje danych zostały umieszczone blisko siebie.

2

Resource Utilization Estimation and Core Placement in an NoC-based MPSoC realizing a data-dominated algorithm

Dondziak P., Dziurzański P.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 7

784-786

EN

In this paper we propose a technique for estimating the number of NoC-based MPSoCs resources (measured in FPGA LUTs) needed for realizing an arbitrary data-dominated algorithm given in the SystemC language. This technique utilizes Control Data Flow Graphs describing the functionality of the code. In order to map the cores into the target chip we use the Bottom-Left-Decreasing algorithm for solving the 2D Rectangular Strip Packing problem. We illustrate the proposed technique with a lossless audio FLAC codec.

PL

W artykule zaproponowano technikę szacowania zasobów potrzebnych do realizacji wielordzeniowych układów MPSoC opartych na sieciach wewnątrzukładowych NoC (ang. Networks on Chip) realizujących dowolny algorytm zdominowany danymi. Algorytm ten jest wyrażony za pomocą kodu w języku opisu systemu SystemC. Jako miarę powierzchni przyjęto liczbę tablic look-up-table (LUT) układów typu FPGA, do których wejściowe algorytmy zostają odwzorowywane. Proponowana technika wykorzystuje diagram przepływu danych i kontroli (ang. Control Data Flow Graph, CDFG), opisujący funkcjonalność kodu. Następnie dla węzłów tego diagramu dokonuje się prostej estymacji wymaganych zasobów w zależności od typu danego węzła i rozmiaru danych, na których węzeł przeprowadza obliczenia. Proponowana technika została zilustrowana przykładem bezstratnego kodeka FLAC. Zaprezentowane wyniki badań eksperymentalnych pokazują dokładność od 99.3% do 57%, co jest zbliżone do wyników innych zespołów badawczych, np. [2, 4]. W celu odwzorowania rdzeni do docelowego układu użyto zachłannego algorytmu Bottom-Left-Decreasing do rozwiązania dwuwymiarowego problemu pokrycia paska. Badania przeprowadzono dla różnych ograniczeń maksymalnej wysokości paska; w artykule przedstawiono wizualizacje najlepszego i najgorszego przypadku.

3

NoC-based Realization of Multi-core Speech Encoders

Zbylut J., Mąka T., Dziurzański P.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 8

687-689

EN

In this paper, we demonstrate a technique for mapping a multimedia streaming application into a mesh NoC using an example of speech encoder named SPEEX. To decrease the size of the target mesh, we use an algorithm for merging functional blocks using various metrics, such as core code size or execution time. We propose and test three algorithms for core mapping. According to the presented experimental results, the process of assigning the functional block into the NoC mesh is strongly influenced by the selected strategy.

PL

W artykule zaprezentowano technikę odwzorowywania bloków realizujących algorytmy strumieniowe na strukturę mesh sieci NoC z wykorzystaniem przykładu - kodera mowy SPEEX. Aby zmniejszyć rozmiar docelowej sieci NoC, wykorzystano algorytm łączenie funkcjonalnych bloków wykorzystujących wybrane miary, takie jak rozmiar kodu lub czas wykonania. Dla optymalizacji sieci pod względem obciążeń czasowych oraz liczby instrukcji zawartych w poszczególnych blokach IP rozpatrywana jest sieci NoC o rozmiarach 6x6. Rozmiar omawianej struktury wynika z zestawienia kodera Speex o 4 różnych przepływnościach. Zaproponowano i przetestowano trzy algorytmy odwzorowujące rdzenie. Zaprezentowane algorytmy generują lokalnie najlepsze rozwiązania, dzięki wprowadzeniu funkcji heurystyki. Z punktu widzenia czasu realizacji zadań przez niezależne rdzenie, najmniejszy całkowity transfer uzyskano przy użyciu algorytmu drugiego. Z wykorzystaniem dodatkowego algorytmu balansującego uzyskano zmniejszenie standardowego odchylenia transferów na poziomie 20%. Otrzymane podczas badań wyniki dowodzą, że proces ustalenia odwzorowania bloków IP podczas projektowania sieci NoC jest niezwykle istotny. Efektywność i wydajność otrzymanego układu SoC może w dużej mierze zależeć od obranej strategii przydziału elementów funkcyjnych algorytmu DSP.

4

Static shape and core mapping selection for rectangular on-chip networks

Dziurzański P., Mąka T.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 4

169-171

EN

Despite numerous research in Network on Chip domain, the subjects of shape selection and core mapping algorithms have been not widely analysed. Thus, in this paper the influence of these factors for the bandwidth and efficiency of the synthesized chip realizing streaming video applications is presented. The obtained results show the shape selection process is an important factor in multi-core mapping scheme for streaming algorithms. Such strategy can increase overall efficiency leading to balanced flows in target device.

PL

Pomimo licznych badań prowadzonych w tematyce sieci wewnątrzukładowych (ang. NoC - Network on Chip), zagadnienia doboru kształtu i algorytmy odwzorowania rdzeni nie były dotychczas poddane szerszej analizie. W artykule został przebadany wpływ tych czynników na przepustowość i efektywność zsyntetyzowanych układów realizujących strumieniowe algorytmy wideo. Otrzymane wyniki pokazują, że dobór odpowiedniego kształtu sieci do aplikacji jest istotnym czynnikiem przy odwzorowaniu wielordzeniowych struktur układowych. Przedstawiona strategia może zwiększyć efektywność docelowego układu poprzez zbalansowanie przepływów.