Wyniki wyszukiwania - BazTech

1

Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich

Góra Grzegorz, Mars Piotr, Petko Maciej, Karpiel Grzegorz

Napędy i Sterowanie

|

2019

|

R. 21, nr 2

83--87

PL

Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożenia mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe, dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARM-Cortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarke i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia softprocesora Nios II, wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.

EN

The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clarke and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.

2

Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich

Góra G., Mars P., Petko M., Karpiel G.

Maszyny Elektryczne : zeszyty problemowe

|

2018

|

Nr 3 (119)

23--28

PL

Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożeniu mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARMCortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarka i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia soft-procesora Nios II wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.

EN

The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clark and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.

3

Nowe technologie w komputerach przemysłowych Pro-face z serii PS5000

Aleksandrowicz K.

Napędy i Sterowanie

|

2016

|

R. 18, nr 2

58--59

PL

Firma Pro-face, japoński specjalista w dziedzinie HMI oraz wizualizacji, od zawsze wyznaczał nowe trędy na rynku automatyki przemysłowej. Już w 1989 roku jako pierwszy producent na świecie wprowadził na rynek dotykowy, programowalny panel operatorski. Wraz z rozwojem aplikacji i systemów operacyjnych coraz częściej do zaawansowanych programów służących do monitoringu procesów produkcyjnych stosuje się komputery przemysłowe. W takich aplikacjach niezwykle ważna jest niezawodność, stabilność oraz moc obliczeniowa, między innymi do obsługi takich aplikacji, jak SCADA. Wprowadznie serii PS5000 przez firmę Pro-face wyznacza nowe standardy w automatyce przemysłowej oraz dostarcza wiele innowacyjnych rozwiązań.

4

Szybki algorytm identyfikacji linii

Lech P.

Logistyka

|

2014

|

nr 6

6622--6629

PL

W pracy przedstawiono szybki algorytm identyfikacji linii, który może mieć praktyczne zastosowanie w systemach o małej mocy obliczeniowej np. robotach mobilnych. Proponowane rozwiązanie jest zalecane dla systemów wizyjnych z kamerami o dużej rozdzielczości. Klasyczne detektory krawędzi generują nadmierną ilość informacji do przetwarzana. Proponowane w pracy algorytmy znacznie tą nadmiarowość redukują, pozostawiając cechy dominujące. Ograniczenie to polega na drastycznym zredukowaniu rozdzielczości obrazu w oparciu o jego fragmentacje, redukcję fragmentów do pojedynczego piksela metodami statystycznymi i ponowną rekonstrukcje obrazu. Proponowane statystyczne metody porównano z klasycznymi metodami skalowania obrazów. Opisano różne metody statystyczne, wskazując najszybszą w działaniu. Otrzymane wyniki potwierdziły wysoką wydajność opracowanych algorytmów. Poprawność działania w selekcji linii horyzontalnych pokazano na przykładach.

EN

The paper presents a fast algorithm to identify lines, that can have practical use in systems with low computing power, e.g. mobile robots. The proposed solution is recommended for machine vision systems and high resolution cameras. Classical edge detectors are cause of generate an excessive amount of information, the proposed work algorithms significantly reduce the redundancy, leaving the dominant features. An idea is to drastically reduce the image resolution based on its fragmentation. Each fragment is reduced to a single pixel by statistical methods and the reduced image is reconstructed. The proposed statistical methods were compared with the classical methods of scaling images. This article describes the various statistical methods for reduce image resolution, indicating the fastest in action. The obtained results confirmed the high performance of the developed algorithms. Correct operation in the selection of horizontal lines shown in the examples.