Wyniki wyszukiwania - BazTech

1

Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy

Czerwiński R., Kulisz J.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 2

77-82

PL

Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie logicznej do narzędzia komercyjnego powinien być opis w języku opisu sprzętu, dokonany na możliwie najwyższym poziomie abstrakcji. Ponieważ narzędzia komercyjne mogą głęboko ingerować w logiczną strukturę projektu, opis behawioralny, połączony z kodowaniem stanów zdefiniowanym przez projektanta, nie zapewnia optymalnej jakości syntezy. Autorzy proponują styl opisu, który jest przenaszalny i czytelny, a jednocześnie umożliwia efektywne przeprowadzenie syntezy fizycznej w systemach komercyjnych. Wyniki eksperymentów dowodzą, że zaproponowana metoda opisu, wraz z odpowiednią metodą kodowania stanów wewnętrznych, prowadzą do redukcji powierzchni układów CPLD, w których realizowany jest automat sekwencyjny.

EN

The paper discusses certain issues concerning FSM description in an HDL, and in particular the problem of combining logic synthesis performed in vendor-independent tools with physical synthesis performed in commercial tools, supplied by PLD vendors. Because of its clarity and portability, a textual description in an HDL seems to be the most attractive way of porting the project to a commercial tool, after the logic synthesis stage. The description should use the highest possible level of abstraction. Because commercial software can in many cases "destroy" logical structure generated by independent tools, behavioural description combined with user-defined state coding doesn't provide optimal quality of synthesis. The authors propose a style of FSM modelling, that is still portable and readable, and enables effective physical synthesis in commercial tools. The method was verified for CPLD circuits. Experimental results prove that the proposed style of description, combined with an appropriate state coding, leads to more effective synthesis with regards to logic resources used.

2

Reduction in the number of PAL macrocells in the ciruit of a Moore FSM

Barkalov A. A., Titarenko L., Chmielewski S.

International Journal of Applied Mathematics and Computer Science

|

2007

|

Vol. 17, no 4

565-575

EN

Optimization methods of logic circuits for Moore finite-state machines are proposed. These methods are based on the existence of pseudoequivalent states of a Moore finite-state machine, a wide fan-in of PAL macrocells and free resources of embedded memory blocks. The methods are oriented to hypothetical VLSI microcircuits based on the CPLD technology and containing PAL macrocells and embedded memory blocks. The conditions of effective application of each proposed method are shown. An algorithm to choose the best model of a finite-state machine for given conditions is proposed. Examples of proposed methods application are given. The effectiveness of the proposed methods is also investigated.

3

Układy MAX® II : nowe spojrzenie na architekturę struktur CPLD

Grabiec W., Kania D.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 3

42-46

PL

Zaprezentowano nową klasę logicznych układów programowalnych typu MAXOII firmy Altera, zaliczaną przez producenta do struktur CPLD. Na tle architektury "klasycznych" układów CPLD wyszczególniono najważniejsze nowatorskie rozwiązania wprowadzone przez firmę Altera do architektury układów MAX® II, umożliwiające efektywniejsze wykorzystanie ich przez użytkownika.

EN

In this paper a new logic class of programmable MAX II chips by Altera is described. This class of chips is numbered among CPLD structures. The most important, state-of-the art MAX II features in comparison with "classical" CPLD architectures were presented. This features in a large extent enables more effective use of this class CPLD chips.