Wyniki wyszukiwania - BazTech

1

On local antimagic total labeling of complete graphs amalgamation

Lau Gee-Choon, Shiu Wai-Chee

Opuscula Mathematica

|

2023

|

Vol. 43, no. 3

429--453

EN

Let G = (V,E) be a connected simple graph of order p and size q. A graph G is called local antimagic (total) if G admits a local antimagic (total) labeling. A bijection g : E → {1, 2, . . . , q} is called a local antimagic labeling of G if for any two adjacent vertices u and v, we have g+(u) ̸= g+(v), where g+(u) = ∑e∈E(u) g(e), and E(u) is the set of edges incident to u. Similarly, a bijection f : V (G)∪E(G) → {1, 2, . . . , p+q} is called a local antimagic total labeling of G if for any two adjacent vertices u and v, we have wf (u) ̸= wf (v), where wf (u) = f(u) + ∑e∈E(u) f(e). Thus, any local antimagic (total) labeling induces a proper vertex coloring of G if vertex v is assigned the color g+(v) (respectively, wf (u)). The local antimagic (total) chromatic number, denoted χla(G) (respectively χlat(G)), is the minimum number of induced colors taken over local antimagic (total) labeling of G. In this paper, we determined χlat(G) where G is the amalgamation of complete graphs. Consequently, we also obtained the local antimagic (total) chromatic number of the disjoint union of complete graphs, and the join of K1 and amalgamation of complete graphs under various conditions. An application of local antimagic total chromatic number is also given.

2

The comparison of genetic algorithms which solve orienteering problem using complete and incomplete graph

Ostrowski K., Koszelew J.

Zeszyty Naukowe Politechniki Białostockiej. Informatyka

|

2011

|

Z. 8

61-77

EN

The purpose of this work was to compare two forms of genetic algorithm (complete and incomplete graph version) which solves Orienteering Problem (OP). While in most papers concerning OP graph is complete and satisfies triangle inequality, in our versions such assumptions may not be satisfied. It could be more practical as transport networks are graphs which do not have to satisfy those conditions. In such cases, graphs are usually complemented with fictional edges before they can be used by classic OP solving algorithms which operate on complete graphs. This paper answers the question: Is it better (in terms of results quality and time consumption) to transform graphs to classic OP form before running algorithm (complete graph version) or to solve OP on graphs without any assumptions and changes (incomplete graph version)? The computer experiment was conducted on the real transport network in Poland and its results suggest that it is worth checking both versions of the algorithm on concrete networks.

PL

Celem pracy było porównanie dwóch odmian algorytmu (wersja dla grafu pełnego i niepełnego) rozwiązujących Orienteering Problem (OP). W większości artykułów dotyczących OP graf jest pełny, a jego krawędzie spełniają nierówność trójkąta, natomiast w naszej wersji takie założenia mogą nie być spełnione. Może to być bardziej praktyczne ponieważ sieci transportowe są grafami, ktore nie muszą spełniać tych warunków. W takich przypadkach grafy są zazwyczaj uzupełniane fikcyjnymi krawędziami, a następnie działają na nich algorytmy rozwiązujące klasyczną wersje OP, które operują na grafie pełnym. Artykuł odpowiada na pytanie: czy pod względem jakości wyników i czasu obliczeń lepiej jest przekształcać graf do klasycznej formy OP przed uruchomieniem algorytmu w wersji dla grafu pełnego czy rozwiązywać OP na grafie niezmienionym i nie spełniającym dodatkowych założeń (wersja dla grafu niepełnego)? Eksperyment został przeprowadzony na prawdziwej sieci transportowej w Polsce, a jego wyniki sugerują, że warto sprawdzać obie wersje algorytmu na konkretnych sieciach.

3

Projektowanie topografii systemów VLSI. Cz. 1, Style i etapy projektowania, rozmieszczanie modułów

Nagórny Z., Kos A.

Kwartalnik Elektroniki i Telekomunikacji

|

2006

|

Vol. 52, z. 3

451-468

PL

Projektowanie układów VLSI wymaga stosowania systemów projektowania wspomaganych komputerowo. Niniejsza praca jest pierwszą częścią przeglądu metod rozmieszczania modułów, stosowanych podczas projektowania topografii układów VLSI. Opisano różne style topografii oraz przykłady układów dla poszczególnych stylów. Następnie, przedstawiono etapy projektowania topografii: podział, planowanie układu, rozmieszczenie, trasowanie połączeń oraz weryfikacja. Planowanie układu zostało szczegółowo omówione, ze względu na podobieństwa łączące ten etap z rozmieszczaniem. Przedstawiono problem rozmieszczania modułów. Omówiono sposoby estymacji długości połączeń. Opisano metody minimalizacji opóźnień w układzie. Przedstawiono stosowane metody rozmieszczania modułów.

EN

The design process of the VLSI circuits requires the use of computer aided design tools. This paper the first part of the survey of the cell placement techniques for digital VLSI circuits. Design styles used in VLSI circuits are described. Layouts of Standard Cell, Gate Array, Sea-of-Gates and Field Programmable Gate Array are presented. Then the physical design flow, which includes partitioning, becouse this stage is similar to the placement problem. The cell placement problem and placement techniques are describes. VLSI cell placement phase of the physical design process. Cell placement, which is a ver difficult optimization problem, has proved to be a np. - compete. The goail of the VLSI cell placement is to arrange all the cells on a placement carrier while minimizing an objective or cost function. The most commonly used objectives of the placement are to minimize the total estimated wire length and the interconnect congestion, and to meet the timing requirements for critical nets. Commonly used wire length estimates for the cell placement are presented. The timing driven placement methods are described. The algorithms used for the cell placement are presented.

4

Estymacja długości połączeń w układach VLSI

Kos A., Nagórny Z.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 11

47-49

PL

Znane są różne sposoby estymacji długości połączeń w układach VLSI. Nie zawsze istnieje zgodność między wartością estymowanej długości połączeń a rzeczywistą długością połączeń po ich wyznaczeniu. Przedstawiono sposób wyznaczenia współczynników korygujących wartość estymowanej długości połączeń, w zależności od liczby końcówek w danym węźle układu elektronicznego. Określono wartości współczynników dla dwóch sposobów estymacji długości połączeń: half-perimeter oraz grafu pełnego. Wartości współczynników wyznaczono na podstawie porównania estymowanej długości połączeń bez współczynników z długością wyznaczoną na podstawie zmodyfikowanego algorytmu Prima, który jest stosowany do prowadzenia połączeń w układach VLSI. Przedstawiono rezultaty rozmieszczania modułów, uzyskane z zastosowaniem otrzymanych współczynników.

EN

The design process of the VLSI circuits requires the use of computer aided design tools. The physical design phases are described: floorplanning, placement and routing. The cell placement is a very important phase of the physical design process. The most commonly used objective of the placement is to minimize the total wire length. Placement algorithms use a wire length estimate to minimize the total wire length, because each intermediate configurations routing takes too much time. The most commonly used methods to estimate the total wire length are halfperimeter and complete graph measures. There is not a good correlation between these estimations and the actual total wire length after routing. In this paper a method to adjust the halfperimeter and complete graph measures using correction factors is presented. The correction factor of the net wire length estimate is a function of the number of net terminals. The actual net wire length is calculated by using a modified Prim algorithm and the Lee algorithm.

5

Wielomiany koherencyjne dla grafów zwykłych

Paszkiewicz A.

Biuletyn Wojskowej Akademii Technicznej

|

2001

|

Vol. 50, nr 1

149-164

PL

W pracy przedstawiono wielomiany opisujące prawdopodobieństwa spójności grafów zwykłych i pełnych do stopnia 17. Opracowany program komputerowy pozwala wyznaczyć te wielomiany dla stopni wyrażających się wielkimi liczbami naturalnymi. Zebrano wielomiany koherencyjne dla wszystkich niezomorficznych grafów zwykłych o liczbie wierzchołków do 6 włącznie.

EN

There are presented polynomials describing probabilities of connectness of ordinary and full graphs of degree up to 17. Moreover there exists complete computer program allowing us to appoint such polynomials for degrees expressed by huge natural numbers. All coherential polynomials for all ordinary graphs with up to 6 vertexes are collected in the article.

6

Heredity properties of connectedness in edge-coloured complete graphs

Idzik A., Tuza Z.

Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk

|

1999

|

nr 876

3-12

EN

If the monochromatic graphs G1 and G2 in a 2-edge-coloured complete graph Km(m>6) are connected, then there exist at least two vertices x such that the graphs G1\x and G2\x are also connected. Similar theorems are proved for k-edge-coloured complete graphs. They generalize earlier results of Idzik, Komar and Malawski (Discrete Math. 66(1987), 119-125). Examples are shown that analogous theorems are no longer true for 3-uniform complete hypergraphs.

PL

Jeśli monochormatyczne grafy G1 i G2 w 2-krawędziowo pokolorowanym grafie zupełnym Km(m>6) są spójne, to istnieją co najmniej dwa wierzchołki x takie, że grafy G1\x i G2\x są również spójne. Podobne twierdzenia są udowodnione dla k-krawędziowo pokolorowanych grafów zupełnych. Twierdzenia te uogólniają wcześniejsze rezultaty Idzika, Komara i Malawskiego (Discrete Math. 66 (1987), 119-125). Sa pokazane przykłady, że analogiczne twierdzenia nie są prawdziwe dla 3-jednostajnych hipergrafów zupełnych.