PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  circuit synthesis
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Optimal SAT Solver Synthesis of Quantum Circuits Representing Cryptographic Nonlinear Functions
Jagielski Adam
International Journal of Electronics and Telecommunications
|
2023
|
Vol. 69, No. 2
261--267
EN
In this article we present a procedure that allows to synthesize optimal circuit representing any reversible function within reasonable size limits. The procedure allows to choose either the NCT or the MCT gate set and specify any number of ancillary qubits to be used in the circuit. We will explore efficacy of this procedure by synthesizing various sources of nonlinearity used in contemporary symmetric ciphers and draw conclusions about properties of those transformations in quantum setting. In particular we will try to synthesize optimal circuit representing ASCON cipher SBOX which recently won NIST competition for Lightweight Cryptography standard.
2
Content available Equivalent diagrams of fractional order elements
Różowicz Sebastian, Włodarczyk Maciej, Zawadzki Andrzej
Archives of Control Sciences
|
2023
|
Vol. 33, No. 4
801--827
EN
This paper presents equivalent impedance and operator admittance systems for fractional order elements. Presented models of fractional order elements of the type: sαLα and 1/sαCα, (0 α 1) were obtained using the Laplace transform based on the expansion of the factor sign to an infinite fraction with varying degrees of accuracy - the continued fraction expansion method (CFE). Then circuit synthesis methods were applied. As a result, equivalent circuit diagrams of fractional order elements were obtained. The obtained equivalent schemes consist both of classical RLC elements, as well as active elements built based on operational amplifiers. Numerical experiments were conducted for the constructed models, presenting responses to selected input signals.
3
Content available Synteza układów odwracalnych metodą różnicową
Skorupski A., Pawłowski M., Gracki K., Kerntopf P.
Pomiary Automatyka Kontrola
|
2013
|
R. 59, nr 8
784--786
PL
W niniejszej pracy przedstawiony jest prosty algorytm projektowania układów odwracalnych. Proponowany algorytm polega na wyznaczeniu dla danej funkcji zbioru bramek (nazywanego zbiorem bramek pierwszych), które mogą znajdować się na początku układu kaskadowego realizującego zadaną funkcję. Po wyznaczeniu takiego zbioru można wybrać jeden z jego elementów, a następnie powtórzyć algorytm dla tzw. funkcji resz-towej. Postępuje się tak, aż do momentu, gdy funkcja resztowa stanie się funkcją identycznościową. Liczba iteracji algorytmu jest równa liczbie bramek projektowanej kaskady.
EN
Research on reversible logic circuits is motivated by advances in quantum computing, nanotechnology and low-power design. Im-plementation of such functions is realized by special gates. These gates always form a cascade circuit. Minimization of such circuits is a very difficult problem. In this paper a novel concept of synthesis of reversible logic is presented. For simplicity, the method is described for three variables only but it is scalable for more variables. The proposed method is based on XOR function applied to input and output sides of the truth table of a function to be synthesized. The result of applying XOR function indicates bits in the truth table which have to be changed by reversible gates. Due to this property the number of analyzed gates is small. We present the comparison of three variants of the difference method. Each of them leads to different numbers of 3-variable functions for which exact optimal circuits have been found.
4
Content available Synthesis of FSMs Based on Architectural Decomposition with Joined Multiple Encoding
Bukowiec A.
International Journal of Electronics and Telecommunications
|
2012
|
Vol, 58, No. 1
35-41
EN
The method of synthesis of the logic circuit of finite state machine (FSM) with Mealy's outputs is proposed in this paper. Proposed method is based on the innovate encoding of microinstructions split into subsets. Code of microinstruction is represented as a part of current state code and code of microinstruction inside of current subset. It leads to realization of FSM as s double-level structure. It leads to diminishing of number of variables required for encoding of microinstructions. Such approach permits to decrease the number of required outputs of combinational part of FSM.
5
Content available remote Implementacja skończonych automatów stanów do struktur FPGA z wielokrotnym kodowaniem stanów
Bukowiec A., Barkalov A.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 7
185-188
PL
Przedstawiona metoda syntezy skończonych automatów stanów do struktur FPGA jest oparta o dekompozycję blokową i wielokrotne kodowanie. Stany automatu zostają podzielone na podzbiory i zakodowane oddzielnie w każdym z nich. Następnie stan jest dekodowany w układzie drugiego poziomu. Prowadzi to do realizacji układu logicznego automatu w strukturze dwupoziomowej. Rozwiązanie takie zapewnia zbalansowane wykorzystanie dostępnych zasobów sprzętowych w nowoczesnych układach FPGA.
EN
The method of implementation into FPGAs of Mealy FSMs is proposed. Synthesis is based on the architectural decomposition and the multiple encoding. A set of states is divided into subsets based on a current state or a currently executed microinstruction. The state is decoded in the second-level circuit. It leads to implementation of an FSM in double-level structure where LUTs and memory blocks are utilized. It leads to balanced usage of hardware resources of an FPGA device.
6
Circuit synthesis using admittance network modification and GA in MATLAB
Slezak J., Sotner R.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 12
27-31
EN
The paper describes the method of circuit synthesis using the admittance network modification programmed in MATLAB. The principle of the described algorithm is based on the substitution of all the possible combinations of limit admittances values (zero, infinitive) to the characteristic equation of the input circuit structure. The method is in detail described, and an example of the synthesized circuit is presented.
PL
Artykuł opisuje metodę syntezy obwodów poprzez modyfikacje sieci admitancyjnych w środowisku Matlab. Zaproponowany algorytm jest oparty na analizie i podstawianiu wszystkich możliwych kombinacji wartości granicznych admitancji (zero, nieskończoność) w równaniu charakterystycznym struktury wyjściowej. Metoda ta została szczegółowo przedstawiona na praktycznym przykładzie syntezy obwodu.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.