PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 11

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  charge pump
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote High efficiency high voltage gain boost converter using zero crossing switching multi-stage voltage-lift cells
Piansangsan Leardpan, Photong Chonlatee
Przegląd Elektrotechniczny
|
2020
|
R. 96, nr 1
69--73
EN
A non-isolated high efficiency, high voltage step-up gain boost converter is proposed in this paper. A series of multi-stage voltage-lift cells with simple diode-capacitor-inductor configuration is used to provide very high voltage gain for the conventional boost converter. A passive snubber is connected in parallel with a switch in the boost circuit to provide zero-current turn-on and zero-voltage turn-off and thus achieve low switching losses. Analysis, design and implementation of the proposed circuit are explained and examined by both simulation and experimental prototype. The test results verified the feasibility of the proposed converter with switching frequency of 50 kHz and rated power of 400 W. The proposed converter achieved 96.0% of maximum efficiency and very high voltage gain of 12 for a series of 3 stage voltage-lift cells.
PL
Opisano przekształtnik typu boost o dużej efektywności i dużym napięciu. Szereg celek składających się z diody-kondensatora I indukcyjności został zastosowany do siągnięcia dużego wzmocnienia i małych strat przełączania. Układ został poddany symulacji ale i zbadany eksperymentalnie. Częstotliwość przełączania była 50 kHz a moc 400 W.
2
Content available Stosowane metody zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w mostkowych stopniach końcowych wzmacniaczy klas D i falowników
Jasielski J., Kuta S.
Science, Technology and Innovation
|
2018
|
Vol. 2, no. 1
31--41
PL
W pracy dokonano przeglądu i oceny różnych technik zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w stopniach końcowych wzmacniaczy klasy D oraz różnego rodzaju konwerterów DC-AC lub DC-DC. Opisano i porównano techniki wytwarzania pływających napięć zasilających sterowniki bramkowe tranzystorów górnej części mostka w konfiguracji typu bootstrap oraz w konfiguracji typu samo-doładowującej się pompy ładunkowej, a także przedstawiono techniki izolacji galwanicznej sygnałów cyfrowych: optyczną i pojemnościową, które mogą być wykorzystane do sterowania tranzystorów w górnej części mostka. Przedstawiony w pracy oryginalny mostkowy wzmacniacza klasy BD z dwubrzegową modulacją PWM z przesuwaniem fazy sygnału modulowanego PSC PWM i zerowym sygnałem wspólnym na wyjściu pokazuje, że w układach budowanych w oparciu o wielopoziomowe metody modulacji PWM, prawie wszystkie sterowniki tranzystorów stopnia końcowego wymagają pływających napięć zasilających i izolacji galwanicznej. W takich układach najpewniejszą i niezawodną metodą zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w stopniach końcowych są układy samodoładowujących się pomp ładunkowych z izolacją galwaniczną sygnałów cyfrowych ze sprzężeniem pojemnościowym. Poprawność działania stopnia końcowego tego wzmacniacza, wraz ze wszystkimi układami sterującymi, zweryfikowano za pomocą symulacji komputerowych w programie PSpice.
EN
Various methods used for a floating high-side gate drive power supply and galvanic isolation of the Class-D amplifiers and different DC-AC or DC-DC converters have been reviewed and evaluated in the paper. On the basis of the literature, the bootstrap floating supply and self-boost charge pump topology for a gate drive high-side power supply, as well as control signal isolated systems with optically-isolated signals or with capacitive signal isolation have been described and compared. New topologies of the Class-BD amplifiers with Common-Mode (CM) free outputs using PSC PWM - Phase Shifted Carrier Pulse Width presented in the paper, shows that almost all gate drivers of the output stage transistors require floating power supply and galvanic isolation of the control signals. In the case of such circuits with multi-level PWM output, the most reliable and robust method for the floating gate drive power supply and galvanic isolation is self-boost charge pump topology with capacitive control signal isolation. Correct operation of the output stage of the proposed Class-BD amplifiers as well as the PWM modulator and self-boost charge pump topologies with capacitive control signal isolation have been verified using intensive Pspice simulation.
3
Content available remote A synchronous resonant switched-capacitor DC-DC boost converter - experimental results and feasibility model
Stala R., Kawa A., Penczek A., Waradzyn Z., Mondzik A.
Przegląd Elektrotechniczny
|
2018
|
R. 94, nr 5
139--142
EN
This paper presents results of experimental research of a resonant switched capacitor voltage multiplier (SCVM) in the synchronous topology (SYSCVM). The classical SCVM utilizes diodes in the branches responsible for charging the switched capacitors. In the SYSCVM, additional MOSFET switches are connected in parallel with the diodes. Therefore, an improvement of efficiency is achieved. The paper presents experimental results of operation and efficiency of the SYSCVM. Furthermore, the issues related to the design of the converter with synchronous switches and the problems of the supply of the gate drivers are discussed.
PL
W artykule przedstawiono wyniki badań eksperymentalnych rezonansowego przekształtnika DC-DC o przełączanych kondensatora powielającego napięcie stałe w topologii synchronicznej (SYSCVM – Synchronous Switched Capacitor Voltage Multiplier). W klasycznym rozwiązaniu analizowany przekształtnik o przełączanych kondensatorach wykorzystuje diody w obwodach ładowania przełączanych kondensatorów. W układzie SYSCVM diody połączone są równolegle z tranzystorami MOSFET dla uzyskania większej sprawności układu. Artykuł przedstawia wyniki pomiarów eksperymentalnych układu dotyczących weryfikacji działania układu oraz jego sprawności. Ponadto, problemy związane z praktyczną implementacją koncepcji synchronicznego układu (SYSCVM) zostają również omówione.
4
Content available A cost-effective resonant switched-capacitor DC-DC boost converter – experimental results and feasibility model
Waradzyn Z., Stala R., Skała A., Mondzik A., Penczek A.
Power Electronics and Drives
|
2018
|
Vol. 3 (38), No. 1
75--83
EN
This paper presents the results of experimental research of a resonant switched capacitor voltage multiplier in a cost-effective topology (CESCVM) with a limited number of active switches. In the charging mode of the switched capacitors, the converter utilizes only one active switch and a required number of diodes. Therefore, the cost of the converter is decreased as compared with that of a classical SCVM converter, owing to a lower number of switches and gate driver circuits, as well as a smaller PCB area. Moreover, the CESCVM has simpler control circuits and higher reliability. This paper presents the original experimental results of the operation of the CESCVM converter. A concept of the bootstrap supply of gate drivers of the flying switches is also examined.
5
Content available Low ripple current mode charge pumps with parasitics precharge
Grodzicki Andrzej, Pleskacz Witold A.
International Journal of Microelectronics and Computer Science
|
2018
|
Vol. 9, nr 3
101--108
EN
In this paper a novel current mode charge pump architecture is shown and discussed. The presented DC-DC voltage converter uses extremely low filtering capacitance while still maintaining a low ripple amplitude of the output voltage. The proposed architecture is silicon proven in CMOS 130 nm technology. The power efficiency and layout area trade-offs of the proposed architecture are considered also.
6
Content available remote The multilevel switched capacitor power converter. Experimental proof of concept
Kawa A., Stala R.
Przegląd Elektrotechniczny
|
2017
|
R. 93, nr 9
16--19
EN
The main scope of the paper is experimental assessment of feasibility of the switched capacitor multilevel converter (MLSCC). The converter operates as a resonant charge pump and represents the specific relationships between the resonant circuit parameters, and performance of the converter. Thus, measurements of performance of the converter for the different sets of the LC components are presented. The impact of the specific features of the ceramic capacitors is shown and analyzed. The limitations of the real converter are analyzed and design guidelines are formulated. The measurements and the analysis of the experimental setup include voltage gain, efficiency, voltage ripple, as well as resonant circuit operation.
PL
Przedmiotem artykułu jest eksperymentalne sprawdzenie wykonalności przekształtnika DC-DC typu MLSCC (Multi Level Switched Capacitor Converter). Przekształtnik pracuje, jako rezonansowa pompa ładunku i charakteryzuje się szczególnymi zależnościami pomiędzy parametrami układu rezonansowego a osiągami. Z tego powodu przeprowadzono pomiary przekształtnika dla kilku parametrów obwodu LC. W artykule zaprezentowano i przenalizowano wpływ właściwości kondensatorów ceramicznych na pracę przekształtnika. Przeanalizowano ograniczenia przekształtnika i przedstawiono zalecenia projektowe. Pomiary i analiza układu laboratoryjnego obejmowały wzmocnienie napięciowe, sprawność, tętnienie napięcia jak i warunki pracy układu rezonansowego.
7
Content available Design of low power analog front-end for 13.56MHz RFID transponder
Saleh S., Osman M., Hamdy G., Zaki A., Elsemary H.
International Journal of Microelectronics and Computer Science
|
2017
|
Vol. 8, nr 4
146--149
EN
This paper presents the design of 13.56MHz RF Front-end circuit for low-power medical applications. It converts RF power into DC and then extracts the clock and the data. The design includes rectifier, voltage multiplier, voltage regulator, data demodulator, ring oscillator, RF voltage limiter and LC matching network. It provides an excellent trade-off between high performance, simplicity of architecture, and low power consumption. It is designed to be fully integrated on chip. Simulation is done using 0.35-μm CMOS technology and the results are compared with other reported RFID systems. The total power consumption is adjusted to be around 4 μW at the minimum input power.
8
Content available Design of high-performance PFD-CP for 403MHz CMOS fractional-N frequency synthesizer
Saleh S., Hamdy G., Elsemary H., Zaki A.
International Journal of Microelectronics and Computer Science
|
2017
|
Vol. 8, nr 3
97--100
EN
This brief discusses the challenges and employs a novel charge-pump and a PFD/CP linearization technique to improve the performance of a 403MHz fractional-N PLL. Techniques are proposed to improve the linearity of the PLL by forcing the PFD/CP to operate in a linear part of its transfer characteristics, while the charge-pump minimizes the current mismatch between the up and down currents by using feedback. The circuit is designed in 0.13jim CMOS process and consumes a total power of 2.6mW. The simulation results show that the synthesizer has a phase noise of-128dBc/Hz at 1MHz offset.
9
Content available remote An analysis of overload conditions in mosfet-based power resonant DC-DC step-up converters in switched capacitor voltage multiplier topology
Stala R., Mondzik A., Kawa A., Penczek A., Piróg S.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 5
78--83
EN
This paper presents an analysis of operation of resonant DC-DC converter in topology of Switched Capacitor Voltage Multiplier (SCVM) under overload conditions. The SCVM operates as a charge pump, thus the energy transfer rate is limited and depends on the switched capacitance and the switching frequency. However an overload of the converter introduces specific operation conditions that can require a special control. The presented research results have an important significance for selection of components of SCVM as well as switching strategy, because the overload can occur as a result of load decrease as well as during the start of the converter. In the paper analytical, simulation and experimental results are presented for the Mosfet-based 200 Watt SCVM.
PL
W artykule przedstawiono analizę możliwości pracy w stanie przeciążenia układu rezonansowego przekształtnika mocy DC-DC podwyższającego napięcie w topologii powielacza napięcie (SCVM – Switched Capacitor Voltage Multiplier). Układ o przełączanych kondensatorach działający na zasadzie pompy ładunku ma ograniczaną moc zdeterminowaną pojemnością przełączanych kondensatorów oraz częstotliwością przełączeń. Jednak przeciążenie przekształtnika wywołuje specyficzny stan pracy, który może wymagać specjalnego sterowania. Badania mają istotny wpływ na dobór sterowania w układzie SCVM, ponieważ przeciążenie może występować jako skutek wpływu odbiornika, ale również przy starcie układu. W artykule przedstawiono badania analityczne, symulacyjne oraz eksperymentalne przekształtnika tranzystorowego SCVM z tranzystorami Mosfet, w zakresie mocy do 200 watów.
10
Content available Low voltage integrated converter for waste heat thermoelectric harvesters
Dziurdzia P., Mysiura M., Gołda A.
Metrology and Measurement Systems
|
2012
|
Vol. 19, nr 1
159-168
EN
The paper deals with an application-specific integrated circuit (ASIC) facilitating voltage conversion in thermoelectric energy harvesters. The chip is intended to be used to boost up the voltage coming from a thermoelectric module to a level that is required by electronic circuits constituting wireless sensor nodes. The designed charge pump does not need any external parts for its proper operation because all the capacitors, switches and oscillator are integrated on the common silicon die. The topography of the main functional blocks and post-layout simulations of the designed integrated circuit are shown in the article.
11
Content available A 800 µW 1 GHz Charge Pump Based Phase-Locked Loop in Submicron CMOS Process
Zaziabl A. J.
International Journal of Electronics and Telecommunications
|
2010
|
Vol. 56, No. 4
411-416
EN
Demand of modern measurement systems in submicron CMOS process introduced new challenges in design of low power high frequency clock generation systems. Technical possibilities for clock generation using classical oscillator based on a quartz filter is limited to tens of megahertz. Thus, 1 GHz clock generation is not possible without a frequency multiplier system. It is difficult to achieve, because in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power charge pump phase-locked loop (CPPLL) with the center frequency of 1 GHz. It combines various modern circuit techniques, whose main aim is to lower power consumption, which is below 800µW for the whole PLL, while maintaining good noise properties, where the jitter rms is 8.87 ps. The proposed phase-locked loop is designed in 0.18 µm CMOS process.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.