The method of synthesis of discrete devices is considered in the present paper. The method generates the description of the device with matrix srtucture in the elements base {AND, NOT, ADDER} on the bases of analytical and tabular forms of functional relationships. The practical realization of the algorithm that generates VHDL device description is given and examples are demonstrated.
PL
W artykule rozpatruje się metodę syntezy urządzeń logicznych. Metoda ta generuje opisy urządzenia o strukturze macierzowej składającego się z elementów typu {AND, NOT, ADDER} na podstawie funkcjonalnych zależności analitycznych oraz tabularycznych. Przedstawiono przykłady i algorytm do generowania opisów urządzenia w języku VHDL.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.