Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 2010

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: assertions

Sortuj według:

Ogranicz wyniki do:

Wykrywanie i zastosowanie asercji i ze śladem

Nazimek P.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2010

T. 19

379-384

Systemy automatycznego wykrywania asercji pozwalają na znalezienie szeregu własności badanego oprogramowania poprzez jego analizę w trakcie pracy. W artykule zaproponowano metodę podniesienia wiarygodności wykrywanych asercji poprzez powiązanie ich ze śladem wykonania programu. Zdefiniowano pojęcie asercji ze śladem. Przedstawiono proces automatycznego wykrywania tego typu asercji oraz metody pozwalające na ich weryfikację podczas działania badanego programu. Omówiono wybrane wyniki eksperymentów związane z wykrywaniem asercji ze śladem oraz ich wykorzystaniem w detekcji błędów.

Assertions dynamic detection algorithms are designed to ?nd different types of dependences in programs based only on information collected through using a program execution without static analysis. Speci?city of those algorithms and limited quantity of data to analyze needs to investigate the usage principle of discovered dependences for software dependability increase. This article introduces techniques for increasing ef?ciency of detected assertions through using program execution trace. Concepts of a trace and an assertion with trace were de?ned. The work describes methods of automatic assertion with trace detection and verification during program execution. For several applications experiments results have been presented.

Strategia weryfikacji systemu na chipie oparta na mechaniźmie FDL

Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

2010

Vol. 51, nr 12

87-90

Artykuł dotyczy zagadnień weryfikacji formalnej złożonych systemów elektronicznych, tzw. SoC. W pracy zaproponowano nowe oryginalne podejście do planowania strategi weryfikacji opartej o wnioskowanie zdroworozsądkowe. Opisano formalną metodologię mechanizmu planowania bazującą na rozproszonej logice domniemań FDL (Fuzzy Default Logic). Zdefiniowano wieloetapową strategię weryfikacji w postaci narzędzia systemu weryfikacji związanej z określoną platformą sprzętowo-programową. Metodologia została zweryfikowana na prototypowej platformie SoC połączonej magistralą AMBA. Pokazano zalety proponowanego podejścia.

The paper deals with problem of the formal verification of complex electronic embedded systems. A new commonsense strategy is proposed. The formal methodology of the inference engine modeling based on Fuzzy Default Logic is given. The multistage verification strategy as the platform dependent verification (PDV) toolset is defined. The methodology has been validated on examples on a prototype AMBA-based virtual SoC platform working with SystemVerilog verification procedures. The advantages of the presented methodology have been emphasized.