Wyniki wyszukiwania - BazTech

1

Implementacja asercji w relacyjnych bazach danych na przykładzie systemu ORACLE

Karpisz D.

Czasopismo Techniczne. Mechanika

|

2011

|

R. 108, z. 4-M/1

179-186

PL

W artykule przedstawiono problem właściwej implementacji więzów integralności baz danych w postaci asercji we współczesnych systemach zarządzania bazami danych. Jak pokazano, w tym zakresie rozwój języka SQL nie kreuje nowych rozwiązań, a jedynie dostosowuje nowy standard do metod tworzenia asercji przy wykorzystaniu wyzwalaczy w takich systemach jak Oracle. Mimo ciągłego doskonalenia dostępnych w ramach baz danych funkcjonalności, prawidłowa obsługa nowych mechanizmów nastręcza wiele trudności i nie jest zgodna z obowiązującymi standardami.

EN

The paper presents the problem of the proper implementation of integrity constraints of databases in modern database management systems. As shown, in this regard, the development of SQL language does not create new solutions, but only adjusts to the new methods for creating assertions using triggers in systems such as the Oracle. Despite continuous improvement in the available database functionality, correct implementation of new mechanisms is difficulties and is not compatible with current standards.

2

Wykrywanie i zastosowanie asercji i ze śladem

Nazimek P.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

|

2010

|

T. 19

379-384

PL

Systemy automatycznego wykrywania asercji pozwalają na znalezienie szeregu własności badanego oprogramowania poprzez jego analizę w trakcie pracy. W artykule zaproponowano metodę podniesienia wiarygodności wykrywanych asercji poprzez powiązanie ich ze śladem wykonania programu. Zdefiniowano pojęcie asercji ze śladem. Przedstawiono proces automatycznego wykrywania tego typu asercji oraz metody pozwalające na ich weryfikację podczas działania badanego programu. Omówiono wybrane wyniki eksperymentów związane z wykrywaniem asercji ze śladem oraz ich wykorzystaniem w detekcji błędów.

EN

Assertions dynamic detection algorithms are designed to ?nd different types of dependences in programs based only on information collected through using a program execution without static analysis. Speci?city of those algorithms and limited quantity of data to analyze needs to investigate the usage principle of discovered dependences for software dependability increase. This article introduces techniques for increasing ef?ciency of detected assertions through using program execution trace. Concepts of a trace and an assertion with trace were de?ned. The work describes methods of automatic assertion with trace detection and verification during program execution. For several applications experiments results have been presented.

3

Strategia weryfikacji systemu na chipie oparta na mechaniźmie FDL

Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

87-90

PL

Artykuł dotyczy zagadnień weryfikacji formalnej złożonych systemów elektronicznych, tzw. SoC. W pracy zaproponowano nowe oryginalne podejście do planowania strategi weryfikacji opartej o wnioskowanie zdroworozsądkowe. Opisano formalną metodologię mechanizmu planowania bazującą na rozproszonej logice domniemań FDL (Fuzzy Default Logic). Zdefiniowano wieloetapową strategię weryfikacji w postaci narzędzia systemu weryfikacji związanej z określoną platformą sprzętowo-programową. Metodologia została zweryfikowana na prototypowej platformie SoC połączonej magistralą AMBA. Pokazano zalety proponowanego podejścia.

EN

The paper deals with problem of the formal verification of complex electronic embedded systems. A new commonsense strategy is proposed. The formal methodology of the inference engine modeling based on Fuzzy Default Logic is given. The multistage verification strategy as the platform dependent verification (PDV) toolset is defined. The methodology has been validated on examples on a prototype AMBA-based virtual SoC platform working with SystemVerilog verification procedures. The advantages of the presented methodology have been emphasized.

4

Formalna weryfikacja automatycznego zrównoleglenia procesów

Dziurzański P., Karpicki M.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 11

35-38

PL

W artykule przedstawiono technikę formalnej weryfikacji systemów sprzętowo-programowych opisanych za pomocą języka opisu systemów SystemC. Formalnej weryfikacji dokonuje się z wykorzystaniem logiki temporalnej CTL i asercji. Przedstawiono formuły CTL dla systemu z jedną sekcją równoległą. Badania eksperymentalne wykazały liniowy wzrost liczby formuł i liniowy przyrost czasu działania programu automatycznie wstawiającego asercję, przez co prezentowane podejście nadaje się do zastosowań przemysłowych.

EN

In this paper, we present a formal verification technique of software/hardware systems given in the SystemC system description language. The verification is performed using temporal logic CTL and assertions. We enumerate the CTL formulas generated from a system with a single parallel section. Experimental results present a linear growth of a number of formulas and linear growth of the execution time of the developed tool that automatically inserts CTL assertions. Consequently, the proposed approach is suitable for industrial applications.