Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

2 2006

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: architektury rekonfigurowalne

Sortuj według:

Ogranicz wyniki do:

Środowisko programowo-sprzętowe do akwizycji, przetwarzania i wizualizacji złożonych sygnałów w oparciu o układy FPGA nowej generacji

Gorgoń M.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

2006

T. 10, z. 3

107-116

W publikacji wskazano cyfrowe standardy wykorzystywane do transmisji i kodowania sygnału wizyjnego: DVI, HDMI, IEEE1394, USB, Camera Link. Omówiono zagadnienie wzrostu rozdzielczości obrazu i liczby klatek na sekundę w telewizji HDTV i interfejsach komputerowych opartych o łącze DVI. Wskazano na wzrost niezbędnej mocy obliczeniowej do przetwarzania strumienia danych obrazowych stosowanych w systemach cyfrowych wysokiej rozdzielczości. Rozważono dobór środowiska obliczeń, który może zapewnić niezbędne moce obliczeniowe. Pokazano architekturę systemu do akwizycji, przetwarzania i wizualizacji obrazów wysokiej rozdzielczości i innych złożonych sygnałów, opartą na platformie rekonfigurowalnej, współdziałającej z procesorem ogólnego przeznaczenia. Omówiono poszczególne urządzenia wchodzące w skład stanowiska programowo-sprzętowego.

In the present paper digital standards applied for transmission and coding of a visual signal i.e. DVI, HDMI, IEEE1394, USB, Camera Link has been indicated. An increasing of image resolution and frame rate has been discussed for HDTV and DVI-based computer displays. An increase of the computing power necessary for performing image processing in HD vision systems has been noticed. A choosing of computing environment, which can assure necessary computing power, has been considered. Architecture of a system for acquisition, processing and visualization HD images and other complex signals, based on reconfigurable computing platform, cooperating with general-purpose processor has been presented. Particular components being parts of hardware-software stand have been briefly presented.

Modelowanie i realizacja algorytmów wideodetekcji na platformie FPGA

Gorgoń M., Pawlik P., Jabłoński M., Przybyło J.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

2006

T. 10, z. 3

355-364

W publikacji przedstawiono kluczowe dla realizacji algorytmów wideodetekcji algorytmy generacji tła i wykrywania ruchu. Zaproponowano modyfikacje algorytmu generacji tła umożliwiającą pracę algorytmu w warunkach średniego i dużego natężenia ruchu pojazdów. Przedstawiono sposób adaptacji algorytmu do efektywnej implementacji w układzie reprogramowalnym. Przedstawiono również modyfikację sposobu realizacji algorytmu SAD, odpowiedzialnego za wykrywanie ruchu. Modyfikacja ta dotyczy implementacji FPGA w środowisku Pixel Streams. Polega ona na wprowadzeniu możliwości dowolnego zdefiniowania 32 obszarów zainteresowania w analizowanym obrazie. Pozwala to niezależnie i równolegle prowadzić obliczenia dla poszczególnych, zdefiniowanych przez użytkownika, aktywnych pól wideodetekcji.

In the present paper the background generation and motion detection algorithms, which are of key importance for the implementation of videodetection, has been presented. A modification of the background generation algorithm, allowing for a proper algorithm functioning at medium and high traffic conditions, has been proposed. An adaptation of the algorithm for implementation in the reprogrammable device has been presented. A modification of the SAD algorithm, used for motion detection has been introduced. The modification allows for unrestricted defining of 32 Regions of Interest of irregular shape and structure in the analyzed image. It gives a capability to conduct the calculation in independent and parallel manner for particular, user-defined, active videodetection regions.