Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: architektura obliczeniowa

Sortuj według:

Ogranicz wyniki do:

Acceleration of Signal Processing Algorithms in Seekers Using Graphics Processing Units

Turek Piotr

Problemy Mechatroniki : uzbrojenie, lotnictwo, inżynieria bezpieczeństwa

2019

Vol. 10, Nr 1 (35)

91--98

The paper presents a discussion on the issue of possible acceleration of radiolocation signal processing algorithms in seekers using graphics processing units. A concept and implementation examples of algorithms performing digital data filtering on general purpose central and graphics processing units are introduced. The results of performance comparison of central and graphics processing units during computing discrete convolution are presented at the end of the paper.

W artykule zamieszczono rozważania na temat możliwości akceleracji algorytmów przetwarzania sygnałów radiolokacyjnych w głowicach samonaprowadzania z wykorzystaniem procesorów graficznych. Przedstawiono koncepcję oraz przykłady implementacji algorytmów realizujących cyfrową filtrację na procesorach klasycznych oraz graficznych ogólnego przeznaczenia. Wyniki porównania wydajności centralnych i graficznych jednostek przetwarzania podczas obliczania dyskretnego splotu przedstawiono na końcu artykułu.

Softprocesor wizyjny z rekonfigurowalną listą instrukcji

Kwiatkowski M., Kołton M., Russek P., Wiatr K.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

2006

T. 10, z. 3

385-393

Autorzy artykułu prezentują rozwiązanie sprzętowe zrealizowane w układach logiki rekonfigurowalnej FPGA, stanowiące propozycję uniwersalnej platformy służącej do przetwarzania obrazu. Dedykowane rozwiązania sprzętowe są tradycyjnie stosowane w przetwarzaniu obrazu jako alternatywa do metod softwarowych, ponieważ oferują atrakcyjne moce obliczeniowe przy niewielkiej ilość użytych zasobów sprzętowych. Znaną niedogodnością tych metod jest czasochłonność procesu projektowego. Przedstawiony procesor z rekonfigurowalną listą rozkazów stanowi rozwiązanie pośrednie pomiędzy rozwiązaniami sprzętowymi i programowym, oferując uproszczony proces realizacji algorytmu przy atrakcyjnych parametrach czasowych. W artykule zaprezentowano przykładowe zastosowanie procesora do realizacji dyskretnej transformaty kosinusoidalnej.

The Authors present hardware solution implemented in FPGA reconfigurable logic which is a proposal of a universal platform for the image processing. Dedicated hardware is a traditional solution in image processing area as an alternative to the software methods because it offers high processing power/hardware resources ratio. The common disadvantages of that approach is time consuming implementation time. Presented processor with reconfigurable instruction set is a compromise between software and hardware. It offers easier design flow. In the paper discrete cosine transform implementation is presented as an example.