Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 2

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  architectural decomposition
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
PL
W artykule zostanie przedstawiona metoda syntezy skończonych automatów stanów z wyjściami typu Mealy'ego do struktur programowalnych. Metoda bazuje na wielokrotnym kodowaniu mikroinstrukcji podzielonych na podzbiory w oparciu o aktualny stan. Dodatkowo podzbiory te są łączone ze sobą w pary tak aby można je było zidentyfikować poprzez wykorzystanie niepełnego kodu. Prowadzi to do realizacji układu cyfrowego automatu z wykorzystaniem struktury dwupoziomowej.
EN
The method of synthesis of Mealy FSMs into FPGAs is proposed. Synthesis is based on the structural decomposition and the multiple encoding. There is proposed an innovation of microinstruction encoding that is called joined multiple encoding. A set of microinstruction is divided into subsets based on a current state. Then, subset are joined into pairs. Each pair is identified base on a part of state code. Next, microinstruction are encoded separately in each pair of subsets.
PL
W artykule przedstawiono metody syntezy skończonych automatów stanów do struktur FPGA z zastosowaniem dekompozycji strukturalnej i wielokrotnego kodowania. Stany automatu oraz mikroinstrukcje są dzielone na podzbiory i kodowane oddzielnie w każdym z nich. Następnie są one dekodowane w układzie drugiego poziomu. Prowadzi to do realizacji układu logicznego automatu w strukturze dwupoziomowej. Rozwiązanie takie zapewnia zbalansowane wykorzystanie dostępnych zasobów sprzętowych, takich jak tablice LUT i osadzone bloki pamięci, w nowoczesnych układach FPGA.
EN
There are presented methods of synthesis of automata into FPGAs with architectural decomposition and multiple encoding in this article. States and microinstructions are divided into subsets and they are encoded separately in each subset. Next, they are decoded in the second level circuit. It leads to realization of logic circuit of automaton in double-level structure. It leads to balanced utilization of available hardware resources, like LUTs and embedded memory blocks, of modern FPGA devices.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.