Wyniki wyszukiwania - BazTech

1

Overheat security system for high speed embedded systems

Frankiewicz M., Gołda A., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 12

24-26

EN

The paper describes basics and design of the Temperature-Controlled Oscillator for high frequency processors which work is based on information of present chip temperature. The task of the circuit is to stabilise required value of temperature of the silicon die and ensure safe work of the processor. The circuit consists of: temperature sensor, ring oscillator and some additional blocks to control the circuit behaviour. The prototype chip was designed and fabricated in LF CMOS 0.15 um (1.8 V) technology and is cooperating with an 8-bit OctaLynx microcontroller.

PL

Artykuł opisuje podstawy działania i projekt Generatora Przestrajanego Temperaturą przeznaczonego dla szybkich procesorów, którego praca opiera się na informacji o aktualnej temperaturze. Celem układu jest stabilizacja temperatury i zapewnienie bezpiecznej pracy procesora. Układ składa się z czujnika temperatury, oscylatora pierścieniowego i dodatkowych bloków kontrolujących działanie układu. Prototyp został zaprojektowany w technologii LF CMOS 0,15 um (1,8 V) i współpracuje z procesorem OctaLynx).

2

Low-noise micro-power chopper amplifier for MEMS gas sensor

Nebhen J., Meillere S., Masmoudi M., Seguin J.-L., Barthelemy H., Aguir K.

International Journal of Microelectronics and Computer Science

|

2011

|

Vol. 2, nr 4

146-155

EN

In this paper, a low-noise, low-power and low voltage Chopper Stabilized CMOS Amplifier (CHS-A) is presented and simulated using transistor model parameters of the AMS 0.35 μm CMOS process. This CHS-A is dedicated to high resistive gas sensor detection. The proposed CHS-A using Chopper Stabilization technique (CHS) exhibits an equivalent input referred noise of only 0.194 nV/√Hz for a chopping frequency of 210 kHz under ۫.25 V supply voltage and 26.5 dB voltage gain. The inband PSRR is above 90 and the CMRK exceeds 120 dB. At the same simulation condition, the total power consumption is 5 μW only.

3

Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych

Golonek T., Grzechca D., Rutkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 9

17-20

PL

W artykule zaprezentowano ewolucyjną metodę optymalizacji zestawu punktów pomiarowych, stosowanych do diagnostycznej identyfikacji stanu analogowego układu scalonego. Z uwagi na ograniczony dostęp do struktury układu, diagnoza jest ustalana poprzez monitorowanie statycznego poziomu prądu zasilania, tj. metodą testowania IDDQ. Dodatkowo, w celu poprawy obserwowalności diagnostycznej, pomiar prądu zasilania układu scalonego jest wykonywany dla różnych wartości napięć: zasilania VDD i pobudzenia VIN. Podczas optymalizacji ewolucyjnej, ustalany jest minimalny zbiór kombinacji wartości napięć, który zapewni najlepszą możliwą separację stanów identyfikowanych. Wprowadzenie marginesu niejednoznaczności zapewnia odporność metody na rozrzut tolerancyjny parametrów analogowej struktury scalonej oraz na inne praktyczne ograniczenia dokładności i powtarzalności punktów pomiarowych.

EN

An evolutionary method for optimal analog test poins determination is described in this paper. Due to limited access to internal nodes of analog integrated circuits, the power supply current monitoring is selected for fault identification (IDDQ aproach). Additionally, for fault coverage improvement, the current is measured for different values of voltages for: power supply VDq and stimulus VDD. The minimal set of test points is determined evolutionarily and it gives the best possible isolation for identified circuit states with minimal time of testing. The use of ambiguity sets assures the resistance of the approach for tolerance dispertion of analog circuit parameters and for limitation of accuracy and repeatibility of test point.

4

Globalne uszkodzenia parametryczne w testowaniu analogowych układów scalonych

Jantos P., Grzechca D., Golonek T., Rutkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 11

122-125

PL

W artykule przedstawiono analizę wpływu globalnych uszkodzeń parametrycznych na odpowiedź analogowych układów scalonych (AIC) w dziedzinie czasu. Nowością jest wykorzystanie relacji oraz super-relacji pomiędzy wcześniej wspomnianymi cechami odpowiedzi układów. Przedstawiona metoda powinna pozwolić na zwiększenie testowalności oraz diagnozowalności globalnych uszkodzeń parametrycznych (GPF) w produkcji analogowych i hybrydowych układów scalonych. Wpływ GPF na wspomniane cechy odpowiedzi AIC został przedstawiony z wykorzystaniem przykładu obliczeniowego. Prezentowane badania stanowią wstęp do przygotowania systemu diagnostycznego AIC sterowanego uszkodzeniami (Fault Driven Test - FDT) z symulacją przedtestową (Simulation Before Test - SBT).

EN

This paper presents an analysis of an influence of global parametric faults on analogue integrated circuits (AIC) time domain response features. A novelty is the analysis of relations and superrelations between aformentioned features. Presented method should increase testability and diagnosability of the global parametric faults (GPF) on a production line of analogue and mixed electronic circuits. GPF influence on abovementioned features is presented with the use of an exemplary ciruit. A research presented in this paper may be used as an introduction to a Fault Driven Test diagnosis of AIC with the Simulation Before Test.

5

A current - controlled FET

Kordalski W.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

|

2007

|

T. 14

635-647

EN

A novel semiconductor device, viz., Horizontally-Split-Drain Current-Controlled Field-Effect Transistor (HSDCCFET) with two control electrodes is proposed in this works. For the sake of brevity, the device can be called a CCFET. Operating principle of the proposed transistor is based on one of the galvanomagnetic phenom-ena, the Biot-Savart-Laplace law and a Gradual Channel Detachment Effect (GCDE). The transistor is dedicated to low-power and low-voltage integrated circuit applications and besides it can be used to measure or detect steady or variable magnetic fields. As an element of analog integrated circuits, it can be applied to realize, e.g., a potential-free current amplifier, an operational potential-free current amplifier (scaling, summation, subtracting, differentiating, and integrating), and a voltage-current multiplier.

PL

W pracy zaproponowano nowy przyrząd półprzewodnikowy, mianowicie prądowo sterowany tranzystor polowy z izolowaną bramką zawierający dwa poziomo dzielone dreny (płaszczyzna podziału drenów jest równoległa do powierzchni półprzewodnika). Zasada działania tranzystora oparta jest na jednym ze zjawisk galwanomagnetycznych, zjawisku łagodnego odrywania się kanału i prawie Biota-Savarta-Laplace'a. Pracą przyrządu można sterować jednocześnie za pomocą dwóch elektrod - prądowej i napięciowej. Zaproponowano także zastosowania nowego tranzystora jako elementu wybranych bloków analogowych układów scalonych.

6

Modelowania elektrotermiczne analogowych układów scalonych

Biegański S.

Mikroelektronika i Informatyka : prace naukowe

|

2001

|

Z. nr 1

47-52

PL

Modele używane w programach symulujących układy elektroniczne takie jak SPICE2 posiadają możliwość określenia temperatury pracy tylko globalnie dla całego układu. Jedynie mniej popularny wsród projektantów NAP2 umoliwia określenie temperatury poszczególnych elementów. Przekształcając symulowany układ w liniowy odpowiednik małosygnałowy i symulowanie go wraz z podobwodem termicznym umożliwia badanie zachowania się układu z uwzględnieniem zjawisk termicznych w programie SPICE2. Układ tak przekształcony pozwala wyznaczyć małosygnałowe zależności pomiędzy elementami elektronicznymi, które na powierzchni krzemu stanowią źródła ciepła i jednocześnie elementy czułe na niewielkie zmiany temperatury. Celem pracy jest sprawdzenie powyższej idei w praktyce, sprawdzenie jej wiarygodności polega na porównaniu wyników symulacji z użyciem opracowanych modeli i wyników otrzymanych metodami analitycznymi wymagającymi dużo większych nakładów czasowych.