PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 18

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  analog-to-digital converter
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Disassembly-free metrological control of analog-to-digital converter parameters
Bubela Tetiana, Kochan Roman, Więcław Łukasz, Yatsuk Vasyl, Kuts Victor, Yatsuk Jurij
Metrology and Measurement Systems
|
2022
|
Vol. 29, nr 4
669--684
EN
The authors update the issue disassembly-free control and correction of all components of the error of measuring channels with multi-bit analog-to-digital converters (ADCs). The main disadvantages of existing methods for automatic control of the parameters of multi-bit ADCs, in particular their nonlinearity, are identified. Methods for minimizing instrumental errors and errors caused by limited internal resistances of closed switches, input and output resistances of active elements are investigated. The structures of devices for determining the multiplicative and nonlinear components of the error of multi-bit ADCs based on resistive dividers built on single-nominal resistors are proposed and analyzed. The authors propose a method for the correction of additive, multiplicative and nonlinear components of the error at each of the specified points of the conversion range during non-disassembly control of the ADC with both types of inputs. The possibility of non-disassembly control, as well as correction of multiplicative and nonlinear components of the error of multi-bit ADCs in the entire range of conversion during their on-site control is proven. ADC error correction procedures are proposed. These procedures are practically invariant to the non-informative parameters of active structures with resistive dividers composed of single-nominal resistors. In the article the prospects of practical implementation of the method of error correction during non-dismantling control of ADC parameters using the possibilities provided by modern microelectronic components are shown. The ways to minimize errors are proposed and the requirements to the choice of element parameters for the implementation of the proposed technical solutions are given. It is proved that the proposed structure can be used for non-disassembly control of multiplicative and nonlinear components of the error of precision instrumentation amplifiers.
2
Content available New method of on-line successive-approximation ADC calibration
Zakharchenko Serhii M., Korobeinikova Tetiana, Tungatarova Aigul, Yeraliyeva Bakhyt
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2022
|
T. 12, nr 2
34--37
EN
A new method of successive approximation ADC calibration without interruption of the main conversion process is proposed. The method is based on the use of information redundancy in the form of redundant positional number systems. The method is based on the selection and analysis of unused combinations in the redundant ADC conversion characteristic.
PL
Zaproponowano nową metodę kalibracji przetwornika AC z aproksymacją sukcesywną bez przerywania głównego procesu konwersji. Metoda opiera się na wykorzystaniu redundancji informacji w postaci redundantnych systemów liczb pozycyjnych. Metoda opiera się na selekcji i analizie niewykorzystanych kombinacji w charakterystyce redundantnej konwersji AC.
3
Content available Logarithmic ADC with Accumulation of Charge and Impulse Feedback : Analysis and Modeling
Mychuda Zynoviy, Mychuda Lesya, Antoniv Uliana, Szcześniak Adam
International Journal of Electronics and Telecommunications
|
2021
|
Vol. 67, No. 4
705--710
EN
This article is a presentation of the analysis of new class of logarithmic analog-to-digital converter (LADC) with accumulation of charge and impulse feedback. Development of mathematical models of errors, quantitative assessment of these errors taking into account modern components and assessing the accuracy of logarithmic analog-to-digital converter (LADC) with accumulation of charge and impulse feedback were presented. (Logarithmic ADC with accumulation of charge and impulse feedback – analysis and modeling).
4
Content available Logarithmic ADC with Accumulation of Charge and Impulse Feedback : Construction, Principle of Operation and Dynamic Properties
Mychuda Zynoviy, Mychuda Lesya, Antoniv Uliana, Szcześniak Adam
International Journal of Electronics and Telecommunications
|
2021
|
Vol. 67, No. 4
699--704
EN
This article is a presentation of the analysis of new class of logarithmic analog-to-digital converter (LADC) with accumulation of charge and impulse feedback. LADC construction, principle of operation and dynamic properties were presented. They can also be part of more complex converters and systems based on LADC. LADC of this class is perspective for implementation in the form of integrated circuit, as the number of switched capacitors needed to conversion is minimized to one capacitor. (Logarithmic ADC with accumulation of charge and impulse feedback – construction, principle of operation and dynamic properties).
5
Content available remote Projekt dynamicznego komparatora z korekcją napięcia niezrównoważenia w dziedzinie czasu
Kaczmarczyk Piotr, Kmon Piotr
Przegląd Elektrotechniczny
|
2020
|
R. 96, nr 12
119--122
PL
W artykule zaprezentowano dwustopniowy komparator dynamiczny z możliwością kalibracji napięcia niezrównoważenia w dziedzinie czasu. Układ został zaprojektowany w technologii CMOS 28 nm. Główną zaletą przedstawionej metody kalibracji jest możliwość minimalizacji napięcia niezrównoważenia bez dodatkowego obciążania pojemnościami pierwszego stopnia układu. Dzięki zastosowaniu regulowanej przez użytkownika linii opóźniającej możliwe jest zmniejszenie napięcia niezrównoważenia o 15 mV, co pozwala skutecznie zniwelować istniejące w zaprojektowanym układzie rozrzuty i utrzymać szybkość odpowiedzi komparatora odpowiednią do pracy z częstotliwością 2 GHz.
EN
In the paper, a two-stage dynamic comparator with a time-domain offset calibration technique is presented. The circuit has been designed in CMOS 28 nm technology. The main advantage of the proposed method is the ability to minimize an offset voltage without additional capacitive loading of the dynamic amplifier. Thanks to the application of a user-tuned delay line, the offset voltage has been reduced by the value of ±15 mV, which effectively eliminates mismatches in the designed circuit and maintains the comparator response speed appropriate for operation at 2 GHz.
6
Content available Dynamic comparator design in 28 nm CMOS
Kaczmarczyk Piotr, Kmon Piotr
International Journal of Microelectronics and Computer Science
|
2018
|
Vol. 9, nr 4
149--154
EN
The paper presents a dynamic comparator design in 28 nm CMOS process. The proposed comparator is a main block of an asynchronous analog-to-digital converter used in a multichannel integrated circuit dedicated for X-ray imaging systems. We provide comparator’s main parameters analysis, i.e. voltage offsets, power consumption, response delay, and input-referred noise in terms of its dimensioning and biasing. The final circuit occupies 5×5 μm2 of area, consumes 17.1 fJ for single comparison with 250 ps of propagation delay, and allows to work with 4 GHz clock signal.
7
Content available remote Single-ended to differential converters based on operational amplifiers: Performance analysis and design tips
Malcher A., Fiołka J.
Przegląd Elektrotechniczny
|
2017
|
R. 93, nr 3
287--293
EN
The paper presents a detailed analysis of the properties of selected single-ended to differential converters based on voltage-feedback operational amplifiers. The key issues discussed in the work are: the identification of the equivalent circuit model, definition of the model parameters, effect of resistor tolerances and operational amplifier’s parameters on circuit accuracy, frequency response analysis, conclusions regarding the possibility of adjustment. The obtained results allow for a simple selection of converters with respect to their DC and AC performance.
PL
Artykuł prezentuje analizę działania wybranych układów symetryzatorów napięcia zrealizowanych w oparciu o napięciowe wzmacniacze operacyjne. W pracy poruszono szereg zagadnień, takich jak identyfikacja modelu układu i jego parametrów, wpływ tolerancji rezystorów i parametrów wzmacniaczy operacyjnych na dokładność przetwarzania, analiza częstotliwościowa, możliwość strojenia. Uzyskane wyniki pozwalają na wybór najkorzystniejszego rozwiązania symetryzatora przy uwzględnieniu jego parametrów stało- i zmiennoprądowych.
8
Content available Analiza logarytmicznego analogowo-cyfrowego przetwornika z sukcesywną aproksymacją z uwzględnieniem pasożytniczych pojemności
Szcześniak A., Myczuda Z.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2017
|
T. 7, nr 2
110--114
PL
W artykule przedstawiono analizę logarytmicznego analogowo-cyfrowego przetwornika (LPAC) z sukcesywną aproksymacją z uwzględnieniem pasożytniczych pojemności przetwornika. Dla założonych parametrów struktury przetwornika przeprowadzono analizę matematyczną przy wybranych pojemnościach kondensatorów akumulujących. Określono kryterium, jakie powinno się stosować przy doborze pojemności kondensatorów akumulujących.
EN
This article is a presentation of analysis of logarithmic analog-to-digital converter (LADC) with successive approximation taking into account parasitic capacitances of the converter. For the assumed parameters of converter structure, mathematical analysis with chosen capacitances of accumulative capacitors has been conducted. A criterion for choosing capacitances of accumulative capacitors has been determined.
9
Content available remote Sub-sampling in OFDM with Constant Time Signal Recovery
Petrellis N.
Image Processing & Communications
|
2016
|
Vol. 21, no. 2
19--32
EN
The sub-sampling method for Orthogonal Frequency Division Multiplexing proposed recently, has been extended in this paper allowing the Analog-to-Digital Converter on the receiver side to operate in low power mode, up to 3/4 of the time. The predictability of the parity patterns generated by the Forward Error Correction encoder of the transmitter, when sparse data are exchanged, is exploited in order to define appropriate Inverse Fast Fourier Transform input symbol arrangements. These symbol arrangements allow the substitution of a number of samples by others that have already been received. Moreover, several operations of the Fast Fourier Transform can be omitted because their result is zero when identical values appear at its input. The advantages of the proposed method are: low power, higher speed and fewer memory resources. Despite other iterative sub-sampling approaches like Compressive Sampling, the proposed method is not iterative and thus it can be implemented with very low complexity hardware. The simulation results show that full input signal recovery or at least a very low Bit Error Rate is achieved in most of the cases that have been tested.
10
Content available remote Logarytmiczne przetworniki analogowo-cyfrowe z nagromadzeniem ładunku i impulsowym sprzężeniem zwrotnym
Myczuda Z., Myczuda Ł., Szcześniak A., Antoniw U.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 8
277--281
PL
W artykule przedstawiono analizę logarytmicznych przetworników analogowo-cyfrowych (LADC) z nagromadzeniem ładunku i impulsowym sprzężeniem zwrotnym, w tym budowę oraz zasadę działania, dynamiczne właściwości.
EN
This article is a presentation of the analysis of logarithmic analog-to-digital converters (LADC) with charge accumulation with pulse feedback. In this article LADC construction, principle of operation, dynamic properties.
11
Content available remote Analiza prądów upływu logarytmicznego przetwornika analogowo-cyfrowego z sukcesywną aproksymacją
Szcześniak A., Mychuda Z.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 5a
247-250
PL
W artykule przedstawiono analizę logarytmicznego przetwornika analogowo-cyfrowego z sukcesywną aproksymacją (LADC) z uwzględnieniem prądów upływu. We wprowadzeniu została przedstawiona budowa oraz zasada działania LADC. W celu przeprowadzenia analizy matematycznej LADC z uwzględnieniem prądów upływu sporządzono ogólny schemat przetwornika oraz schematy zastępcze dla poszczególnych faz jego pracy. Obliczono prądy upływu dla poszczególnych faz pracy przetwornika oraz zaprezentowano bezwzględny błąd napięcia na kondensatorze akumulującym pochodzący od prądów upływu.
EN
This article is a presentation of the analysis of logarithmic analog to digital converter (LADC) taking into account leakage currents. In the introduction, LADC construction and principle of operation were described. In order to conduct mathematical analysis which takes into account leakage currents, general converter diagram and equivalent diagrams for individual phases of the converter’s work were drawn up. Leakage currents for particular work phases of the converter were calculated. Absolute error of voltage on accumulative capacitor coming from leaking currents was presented.
12
Content available Sampling Jitter in Audio A/D Converters
Kulka Z.
Archives of Acoustics
|
2011
|
Vol. 36, No. 4
831-849
EN
This paper provides an overview of the effects of timing jitter in audio sampling analog-to-digital converters (ADCs), i.e. PCM (conventional or Nyquist sampling) ADCs and sigma-delta (ΣΔ) ADCs. Jitter in a digital audio is often defined as short- term fluctuations of the sampling instants of a digital signal from their ideal positions in time. The influence of the jitter increases particularly with the improvements in both resolution and sampling rate of today’s audio ADCs. At higher frequencies of the input signals the sampling jitter becomes a dominant factor in limiting the ADCs performance in terms of signal-to-noise ratio (SNR) and dynamic range (DR).
13
Content available Projekt kompensacyjnego przetwornika analogowo-cyfrowego dla potrzeb wielokanałowych układów w technologii submikronowej
Otfinowski P., Zaziąbł A.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 10
1209-1212
PL
W pracy zaprezentowano projekt scalonego przetwornika analogowo-cyfrowego wykonany w technologii UMC CMOS 180nm. Przedstawiono rozwiązanie pozwalające na znaczące zmniejszenie powierzchni zajmowanej przez układ poprzez dodanie pomocniczego przetwornika C/A. Zostało przybliżone także zagadnienie odpowiedniego doboru kluczy w układach z przełączanymi pojemnościami. Ostatecznie zaprezentowany układ cechuje się szybkością konwersji wynoszącą 3 MS/s przy poborze mocy 225 žW oraz bardzo niską nieliniowością.
EN
The dynamic progress in the domain of applications involving X rays demands more sophisticated circuits for acquisition and processing of signals from the silicon detectors. This paper presents a design of an integrated analog-to-digital converter dedicated to multichannel silicon detector readout circuits. The successive approximation with charge redistribution architecture was proposed. In order to reduce the total chip area, the DAC was split into two blocks. The capacitor array used as a primary DAC and also as a sampling circuit. As a secondary DAC, the resistive voltage divider was introduced. This solution allowed reducing the total DAC area by the factor of 6, maintaining the same output voltage accuracy. The CMOS switches are described in detail, as they play important role in the switch capacitor circuits, affecting both the speed and accuracy of the primary capacitive DAC. A synchronous regenerative latch is used as a comparator. The ADC is implemented in UMC CMOS 180nm technology. The designed ADC is able to achieve conversion rates of 3 MS/s at 225 žW. The final simulation results show also low nonlinearity of the presented circuit.
14
Content available remote Study of the random noise test of analog-to-digital converters
Correa Alegria F.
Metrology and Measurement Systems
|
2009
|
Vol. 16, nr 4
545-556
EN
An exact expression for the expected value of the mean square difference of the two data sets acquired during the IEEE 1057 Standard Random Noise Test of analog to digital converters is derived. This expression can be used to estimate exactly the amount of random noise present which is an improvement over the heuristically derived estimator suggested in the standard. A study of the influence of stimulus signal amplitude and offset on the existing estimator is carried out.
15
Content available remote Several approaches to ADC transfer function approximation and their application for ADC non-linearity correction
Suchanek P., Slepicka D., Haasz V.
Metrology and Measurement Systems
|
2008
|
Vol. 15, nr 4
501-511
EN
The performance of current electronic devices is mostly limited by analog front-end and analog-to-digital converter's (ADC) actual parameters. One of the most important parameters is ADC nonlinearity. The correction of this imperfection can be accomplished in the output data but only if the nonlinearity is well characterized. Many approaches to ADC characterization have been proposed in scientific articles in the last several years. In this paper three different approximations of ADC low-frequency non-linearity (common polynomials, Chebyshev polynomials and Fourier series) were analyzed and the practical applicability, approximation accuracy and noise sensitivity were investigated. The first results of nonlinearity correction were presented, too.
16
Content available remote Ocena właściwości przetworników analogowo-cyfrowych
Górniak M.
Zeszyty Naukowe Akademii Morskiej w Gdyni
|
2007
|
nr 57
46-52
PL
Artykuł porusza temat nieodzownego elementu dzisiejszych układów pomiarowych, jakim jest przetwornik analogowo-cyfrowy. W pracy przedstawiono wpływ przetwarzania A/C na wynik pomiaru. Omówiono także jego dynamiczne, rzeczywiste właściwości.
EN
The paper presents an indispensable element of nowadays measurement systems - analog to digital converter. It shows an influence of analog to digital conversion on a result of measurement. Its dynamic, real features are characterized particulary.
17
Content available remote Symulacja metod przetwarznia A/D i rekomendacja zastosowań na podstawie ich charakterystyk
Pędrak G.
Zeszyty Naukowe Politechniki Rzeszowskiej. Elektrotechnika
|
2005
|
z. 28 [223]
305-314
PL
Przeprowadzono porównanie i przedstawiono wyniki analizy metod przetwarzania analogowo - cyfrowego celem poszukiwania zwiększenia wydajności i efektywności realizacji przetworników A/D. Analizę przeprowadzono według oceny i porównania parametrów takich jak charakterystyki przejściowe, błędy przetwarzania, szybkość przełączania, ilość bitów (rozdzielczość), liczba policzeń oraz szacunkowy koszt układu. Symulacje metod przetwarzania A/D wykonano za pomocą narzędzia programowego (środowisko Electronics Workbench). Przeanalizowane zostały wyniki symulacji metod i układów celem wyznaczenia charakterystyk i błędów układów przetwarzania A/D. Podano uzasadnienie wyboru metody analizy spektralnej dla oceny charakterystyk dynamicznych i błędów przetworników A/D, w wyniku czego uzyskano zależności wskazanych charakterystyk i sformułowano rekomendacje dla zastosowania każdej z przeanalizowanych metod przetwarzania A/D.
EN
One passed comparison and are represented results analysis methods analog - digital conversions with aim research enlargement efficiency and affectivities of realization AD corverters. Analysis passed according to estimations and comparisons such paramcters as temporary characterizations, conversion errors. speed of switching, bits resolution. number of connections and estimated cost of system. Simulations methods AD conversion executed by means program tools (environment Electronics Workbench). Analyzed became simulated methods and arrangements with aim delimitation characterizations and errors of arrangements AD converters. One gave reason choice method spectral analysis for estimations dynamic characteristics and errors AD converters: in result what one obtained dependences indicated characterizations and are formulated recommendations for uses every from analyzed methods AD conversions.
18
Content available remote Przetworniki prądowe zasilane z jednokierunkowych napięć pomocniczych
Korcz K.
Napędy i Sterowanie
|
2000
|
R. 2, nr 1
17--19
PL
W celu uproszczenia systemów sterujących układów cyfrowych firma LEM wprowadziła na rynek przetworniki prądowe zasilane z jednego dodatniego napięcia pomocniczego poprzez modyfikację niektórych produkowanych na zasadzie O/L przetworników prądowych, a mianowicie serie HA 10-NP/SP1 i SP2, HA 25-NP/SP1 i SP2, HY...-P/SP1 i HAS...-S/SP1.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.