Wyniki wyszukiwania - BazTech

1

Projekt dynamicznego komparatora z korekcją napięcia niezrównoważenia w dziedzinie czasu

Kaczmarczyk Piotr, Kmon Piotr

Przegląd Elektrotechniczny

|

2020

|

R. 96, nr 12

119--122

PL

W artykule zaprezentowano dwustopniowy komparator dynamiczny z możliwością kalibracji napięcia niezrównoważenia w dziedzinie czasu. Układ został zaprojektowany w technologii CMOS 28 nm. Główną zaletą przedstawionej metody kalibracji jest możliwość minimalizacji napięcia niezrównoważenia bez dodatkowego obciążania pojemnościami pierwszego stopnia układu. Dzięki zastosowaniu regulowanej przez użytkownika linii opóźniającej możliwe jest zmniejszenie napięcia niezrównoważenia o 15 mV, co pozwala skutecznie zniwelować istniejące w zaprojektowanym układzie rozrzuty i utrzymać szybkość odpowiedzi komparatora odpowiednią do pracy z częstotliwością 2 GHz.

EN

In the paper, a two-stage dynamic comparator with a time-domain offset calibration technique is presented. The circuit has been designed in CMOS 28 nm technology. The main advantage of the proposed method is the ability to minimize an offset voltage without additional capacitive loading of the dynamic amplifier. Thanks to the application of a user-tuned delay line, the offset voltage has been reduced by the value of ±15 mV, which effectively eliminates mismatches in the designed circuit and maintains the comparator response speed appropriate for operation at 2 GHz.

2

Low-noise micro-power chopper amplifier for MEMS gas sensor

Nebhen J., Meillere S., Masmoudi M., Seguin J.-L., Barthelemy H., Aguir K.

International Journal of Microelectronics and Computer Science

|

2011

|

Vol. 2, nr 4

146-155

EN

In this paper, a low-noise, low-power and low voltage Chopper Stabilized CMOS Amplifier (CHS-A) is presented and simulated using transistor model parameters of the AMS 0.35 μm CMOS process. This CHS-A is dedicated to high resistive gas sensor detection. The proposed CHS-A using Chopper Stabilization technique (CHS) exhibits an equivalent input referred noise of only 0.194 nV/√Hz for a chopping frequency of 210 kHz under ۫.25 V supply voltage and 26.5 dB voltage gain. The inband PSRR is above 90 and the CMRK exceeds 120 dB. At the same simulation condition, the total power consumption is 5 μW only.

3

Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych

Golonek T., Grzechca D., Rutkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 9

17-20

PL

W artykule zaprezentowano ewolucyjną metodę optymalizacji zestawu punktów pomiarowych, stosowanych do diagnostycznej identyfikacji stanu analogowego układu scalonego. Z uwagi na ograniczony dostęp do struktury układu, diagnoza jest ustalana poprzez monitorowanie statycznego poziomu prądu zasilania, tj. metodą testowania IDDQ. Dodatkowo, w celu poprawy obserwowalności diagnostycznej, pomiar prądu zasilania układu scalonego jest wykonywany dla różnych wartości napięć: zasilania VDD i pobudzenia VIN. Podczas optymalizacji ewolucyjnej, ustalany jest minimalny zbiór kombinacji wartości napięć, który zapewni najlepszą możliwą separację stanów identyfikowanych. Wprowadzenie marginesu niejednoznaczności zapewnia odporność metody na rozrzut tolerancyjny parametrów analogowej struktury scalonej oraz na inne praktyczne ograniczenia dokładności i powtarzalności punktów pomiarowych.

EN

An evolutionary method for optimal analog test poins determination is described in this paper. Due to limited access to internal nodes of analog integrated circuits, the power supply current monitoring is selected for fault identification (IDDQ aproach). Additionally, for fault coverage improvement, the current is measured for different values of voltages for: power supply VDq and stimulus VDD. The minimal set of test points is determined evolutionarily and it gives the best possible isolation for identified circuit states with minimal time of testing. The use of ambiguity sets assures the resistance of the approach for tolerance dispertion of analog circuit parameters and for limitation of accuracy and repeatibility of test point.