Wyniki wyszukiwania - BazTech

1

Fault diagnosis of analog circuit based on wavelet transform and neural network

Wang Hui

Archives of Electrical Engineering

|

2020

|

Vol. 69, nr 1

175--185

EN

Analog circuits need more effective fault diagnosis methods. In this study, the fault diagnosis method of analog circuits was studied. The fault feature vectors were extracted by a wavelet transform and then classified by a generalized regression neural network (GRNN). In order to improve the classification performance, a wolf pack algorithm (WPA) was used to optimize the GRNN, and a WPA-GRNN diagnosis algorithm was obtained. Then a simulation experiment was carried out taking a Sallen–Key bandpass filter as an example. It was found from the experimental results that the WPA could achieve the preset accuracy in the eighth iteration and had a good optimization effect. In the comparison between the GRNN, genetic algorithm (GA)-GRNN and WPA-GRNN, the WPA-GRNN had the highest diagnostic accuracy, and moreover it had high accuracy in diagnosing a single fault than multiple faults, short training time, smaller error, and an average accuracy rate of 91%. The experimental results prove the effectiveness of the WPA-GRNN in fault diagnosis of analog circuits, which can make some contributions to the further development of the fault diagnosis of analog circuits.

2

Single VDCC-based electronically tunable voltage-mode second order universal filter

Uttaphut P.

Przegląd Elektrotechniczny

|

2018

|

R. 94, nr 4

22--25

EN

A design of second-order multiple-input single-output voltage-mode universal filter is presented in this paper. The proposed filter consists of single voltage differencing current conveyor (VDCC), single resistor and two capacitors. The new circuit provides five filter responses namely, lowpass, high-pass, band-pas, band-reject and all-pass functions. Each output filter response can be selected without the requirement of the matching condition and double gain amplifier for selecting all-pass function. The tuning of natural frequency and quality factor can be electronically done. The proposed circuit only uses single active element, which can be easily implemented as an integrated circuit. The MOS modeling of VDCC and Pspice simulation of proposed filter were carried out on TSMC 0.18 micrometer CMOS technology

PL

Opisano uniwersalny filtr drugiego rzędu wykorzystujący układ VDCC (voltage differencing current conveyor). Częstotliwość graniczną filtru i jego dobroćmoga być dobierane elektronicznie. Zaproponowany filtr opracowano w technologii CMOS 0.18 mikrometra.

3

New Current-mode Three-Inputs One-output Multifunction Filter with Independent Tune

Thitinaruemit A

Przegląd Elektrotechniczny

|

2014

|

R. 90, nr 8

88-91

EN

In this study, a three-inputs single-output current-mode analog biquadratic filter, based on second generation current controlled current conveyor (CCCII) is presented. The proposed filter uses four CCCIIs and two grounded capacitors without any external resistors, which is well suited for integrated circuit implementation. The circuit gives five standard transfer functions, namely, lowpass, highpass, bandpass, notch and allpass filters with independent control of quality factor and pole frequency by electronic method. Each function response can be selected by suitably selecting input signals with digital method. The filter does not require double input current signal. Moreover, the circuit possess high output impedance which would be an ideal choice for current-mode cascading. The PSPICE simulation results, using CMOS CCCII in 0.25μm TSMC CMOS technology, are included to verify the workability of the proposed filter. The given results agree well with the theoretical anticipation.

PL

Opisano trójwejściowy prądowy bikwadratowy filtr analogowy bazujący na drugiej generacji układzie CCCII (current controlled current conveyor).Opisany układ składa się z czterech CCCII i dwóch uziemionych kondensatorów bez potrzeby używania zewnętrznych rezystorów. Układ pozwala na realizację wszystkich rodzajów filtrów z niezależnym ustawieniem dobroci Q i częstotliwości odcięcia.

4

Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1

Czaja Z., Bartosiński B.

Pomiary Automatyka Kontrola

|

2014

|

R. 60, nr 9

745--748

PL

Przedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w pierwszej w kolejności uszkodzonej sekcji filtra.

EN

A new solution of the JTAG BIST for self-testing of analog parts based on multi-section higher-order filters in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a fault diagnosis method based on transformation of voltage samples of the time responses of the next section of the filter on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization of the first faulty section of the filter. Thanks to use of the proposed fault diagnosis method, there is no need for expanding the JTAG BIST by any additional components. It follows from the fact that the square pulse stimulating the tested circuit is set only at the input of the first section of the filter. The ADC SCANSTA476 samples two times the time responses at outputs of all sections. Thanks to this, the JTAG BIST needs only one pin of the BCT8244A, and up to 8 inputs pins connected to the analog multiplexer of the ADC of the SCANSTA476.

5

Diagnostyka analogowych filtrów wielosekcyjnych oparta na klasyfikatorach neuronowych z dwucentrowymi funkcjami bazowymi

Kowalewski M., Czaja Z.

Pomiary Automatyka Kontrola

|

2014

|

R. 60, nr 9

733--736

PL

Przedmiotem artykułu jest zastosowanie klasyfikatora z dwucentrowymi funkcjami bazowymi do lokalizacji uszkodzeń w wielosekcyjnych torach analogowych elektronicznych systemów wbudowanych sterowanych mikrokontrolerem. Przedstawiono szczegóły procedury pomiarowej oraz metody detekcji i lokalizacji uszkodzeń toru analogowego z wykorzystaniem klasyfikatora DB zaimplementowanego w postaci algorytmicznej w kodzie programu mikrokontrolera. Omówiono konstrukcję klasyfikatora DB oraz metodę wyznaczania jego parametrów na przykładzie wielosekcyjnego toru analogowego złożonego z trzech filtrów dolnoprzepustowych 2-go rzędu o strukturze Sallena-Keya.

EN

The aim of the paper is usage of a classifier with Two-Center Basis Functions for localization of faults in multi-stage filters implemented in electronic embedded systems controlled with microcontrollers. The main idea of self-testing approach is development of a BIST with a set of analog switches located between individual stages of a tested filter. Thanks to multiplexers used in general purpose input/output lines in microcontrollers, a single line can be the output of an excitation signal (eg. a square impulse) or the input of a measured signal applied to an analog-to-digital converter through the analog multiplexer. Details of the measurement procedure as well methods of detection and localization of faults in analog circuits with use of the TCBF classifier implemented in the microcontroller program code are discussed. The construction and a method of obtaining parameters of the TCBF classifier on an exemplary filter consisting of three 2nd order low-pass filters based on the Sallen-Key topology are presented.

6

Small-Signal Parameters of the VeSFET and Its Application in Analog Circuits

Kasprowicz D., Swacha B

International Journal of Microelectronics and Computer Science

|

2013

|

Vol. 4, nr 2

79--86

EN

The Vertical Slit-based Field-Effect Transistor (VeSFET) is a novel junctionless device with two identical, independently controlled gates. The VeSFET, so far prototyped only as single-device test structures, has been considered in the literature exclusively as a component of digital systems. This article shows that the device’s properties make it attractive also for the analog designer. Some of the VeSFET’s analog-design related parameters are compared with those of the MOSFET of the corresponding technology node. Subsequently, a two-stage Miller operational transconductance amplifier (OTA) is proposed that makes use of the VeSFET’s two independently-controlled gates to drastically reduce the common-mode gain. An example application of the OTA in a current mirror is also presented.

7

Active linearization and stabilization of the power tubes in Audio Power Amplifier

Kristof A.

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 10

55-57

PL

W tym artykule proponowany jest pomysł modyfikacji układu tradycyjnego, lampowego wzmacniacza mocy do zastosowań elektroakustycznych. Celem tej modyfikacji jest stabilizacja punktu pracy każdej z lamp mocy, i uwolnienie się w ten sposób od skutków starzenia się lamp. Celem tej modyfikacji jest również poprawa liniowości funkcji przetwarzania każdej z tych lamp, i w efekcie uzyskanie mniejszego poziomu zniekształceń nieliniowych. Najpierw sam pomysł jest ujawniony i wyjaśnione są teoretyczne podstawy jego działania. Następnie przedstawione jest przykładowe rozwiązanie, w którym tradycyjny układ lampowego, elektroakustycznego wzmacniacza mocy zostaje zmodyfikowany zgodnie z proponowanym pomysłem. Opisane są również istotniejsze wyniki pomiarów i eksperymentów, które w praktyczny sposób weryfikują ten pomysł.

EN

In this paper a modification of the circuit of traditional tube audio power amplifier is proposed. The aim of this modification is to ensure that the operating point of each of the power tubes is more stable over time, and thus, to get rid of the problem of tube aging. Another aim is to improve the linearity of the transfer function of each of the tubes, and thus, to achieve lower level of harmonic distortion. First, this idea is revealed and the theoretical backgrounds of it are explained. Then, an example solution is presented, where a traditional tube audio amplifier circuit is modified according to the proposed idea. Also, some experimental results are described, which are essential for practical verification of this idea.

8

A novel method of handling tolerances for analog circuit fault diagnosis based on normal quotient distribution

Ao Y., Shi Y., Zhang W., Li X.

Metrology and Measurement Systems

|

2012

|

Vol. 19, nr 4

817-830

EN

While the Slope Fault Model method can solve the soft-fault diagnosis problem in linear analog circuit effectively, the challenging tolerance problem is still unsolved. In this paper, a proposed Normal Quotient Distribution approach was combined with the Slope Fault Model to handle the tolerances problem in soft-fault diagnosis for analog circuit. Firstly, the principle of the Slope Fault Model is presented, and the huge computation of traditional Slope Fault Characteristic set was reduced greatly by the elimination of superfluous features. Several typical tolerance handling methods on the ground of the Slope Fault Model were compared. Then, the approximating distribution function of the Slope Fault Characteristic was deduced and sufficient conditions were given to improve the approximation accuracy. The monotonous and continuous mapping between Normal Quotient Distribution and standard normal distribution was proved. Thus the estimation formulas about the ranges of the Slope Fault Characteristic were deduced. After that, a new test-nodes selection algorithm based on the reduced Slope Fault Characteristic ranges set was designed. Finally, two numerical experiments were done to illustrate the proposed approach and demonstrate its effectiveness.

9

Analog Circuit Fault Classification Using Improved One-Against-One Support Vector Machines

Cui J., Wang Y.

Metrology and Measurement Systems

|

2011

|

Vol. 18, nr 4

569-582

EN

This paper presents a novel strategy of fault classification for the analog circuit under test (CUT). The proposed classification strategy is implemented with the one-against-one Support Vector Machines Classifier (SVC), which is improved by employing a fault dictionary to accelerate the testing procedure. In our investigations, the support vectors and other relevant parameters are obtained by training the standard binary support vector machines. In addition, a technique of radial-basis-function (RBF) kernel parameter evaluation and selection is invented. This technique can find a good and proper kernel parameter for the SVC prior to the machine learning. Two typical analog circuits are demonstrated to validate the effectiveness of the proposed method.

10

Statistical parameter identification of analog integrated circuit reverse models

Apolloni B., Bassis S., Mesiano C., Rinaudo S., Ciccazzo A., Marotta A.

Journal of Artificial Intelligence and Soft Computing Research

|

2011

|

Vol. 1, No. 2

115--134

EN

We solve the manufacturing problem of identifying the model statistical parameters ensuring a satisfactory quality of analog circuits produced in a photolithographic process. We formalize it in a statistical framework as the problem of inverting the mapping from the population of the circuit model parameters to the population of the performances. Both parameters and performances are random. From a sample of the latter population we want to identify the statistical features of the former that produce a performance distribution complying with production samples. The key artifact of the solution method we propose consists of describing the above mapping in terms of a mixture of granular functions, where each is responsible for a fuzzy set within the input-output space, hence for a cluster therein. The way of synthesizing the whole space as a mixture of these clusters is learnt directly from the examples. As a result, we have an analytical form of the mapping that approximates complex Spice models in terms of polynomials in the model parameters, and an implicit expression of the distribution law of the induced performances that allows a relatively quick and easy management of the model distribution statistical parameters. This flows into a semiautomatic procedure managing an adaptive composition of different granular modules to cope with the circuit peculiarities. We check the method both on real world manufacturing problems and on ad hoc benchmarks.

11

Fault diagnosis of analog electronic circuits with tolerances in mind

Chruszczyk Ł.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 12

42-46

EN

This paper presents analysis of components tolerance influence on fault diagnosis efficiency of analog electronic circuits. There has been proposed method of finding optimal frequency of input periodic excitation with simultaneous maximization of components tolerances in order to keep assumed level of diagnosis efficiency. There has been also proposed departure from classical "location after detection" schema. Combination of detection and location in a single step can remarkably shorten diagnosis time. The optimization process involves genetic algorithm.

PL

W pracy przeanalizowano wpływ tolerancji projektowych elementów na skuteczność diagnostyki analogowych układów elektronicznych. Zaproponowano metodę doboru częstotliwości okresowego pobudzenia testowego z jednoczesną maksymalizacją tolerancji elementów przy zachowaniu założonej skuteczności diagnostyki. Zaproponowano także odejście od klasycznego dwuetapowego schematu: ''lokalizacja po detekcji", co pozwoliło na skrócenie całkowitego czasu testowania. W procesie optymalizacyjnym wykorzystano algorytm genetyczny.

12

Automated DCT layout generation using ample language

Handkiewicz A., Śniatała P., Pałaszyński G., Szczęsny Sz., Katarzyński P., Melosik M., Naumowicz M.

Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy

|

2010

|

z. 13

5-14

EN

Designing SI circuits layouts is a demanding task. The process is very time consuming and there is a high risk of making mistakes. It would be much easier if there were a CAD tool doing part of the job for ourselves. This is the place where a possible solution comes in – the AMPLE script language in the ICStation environment. AMPLE is a script language that can be used to generate layouts. Apart form making a layout faster the AMPLE generator enables parametrisation of SI devices and can also be technology-independent. It provides a way for automating and speeding up the process of designing a layout. This paper presents a DCT layout generator which takes advantage of the AMPLE language and offers parametrisation that can make the design process independent from the technology used.

PL

Projektowanie layoutów układów SI nie jest zadaniem łatwym. Proces ten wymaga dużych nakładów czasu, istnieje ogromne ryzyko popełnienia pomyłki przez projektanta, a projektowane układy są zależne od technologii, co wymusza ich całkowitą przebudowę w sytuacji zmiany technologii na nowszą. Zadanie to byłoby dużo prostsze, gdyby istniały narzędzia CAD automatyzujące proces projektowania. W obszarze tym możliwe jest wykorzystanie zaproponowanego w artykule rozwiązania – użycie skryptowego języka AMPLE dostępnego w środowisku ICStation. Oprócz możliwości szybszego zaprojektowania prototypu, generator stworzony przy pomocy języka AMPLE umożliwia parametryzację projektowanych urządzeń SI, które stają się niezależne od technologii. Stanowi to daleko idące udoskonalenie procesu projektowania układów scalonych wykonanych w technice SI. Niniejszy artykuł opisuje zaproponowaną metodę automatycznego generowania layoutów przedstawiając jako przykład kolejne etapy realizacji układu DCT.

13

Soft-fault diagnosis of analog circuit with tolerance using FNLP

Zhang W., Zhou L., Shi Y., Huang C., Li Y.

Metrology and Measurement Systems

|

2010

|

Vol. 17, nr 3

349-361

EN

A new soft-fault diagnosis approach for analog circuits with parameter tolerance is proposed in this paper. The approach uses the fuzzy nonlinear programming (FNLP) concept to diagnose an analog circuit under test quantitatively. Node-voltage incremental equations, as constraints of FNLP equation, are built based on the sensitivity analysis. Through evaluating the parameters deviations from the solution of the FNLP equation, it enables us to state whether the actual parameters are within tolerance ranges or some components are faulty. Examples illustrate the proposed approach and show its effectiveness.

14

Rozpoznawanie uszkodzeń parametrycznych, w nieliniowych układach analogowych, przy wykorzystaniu transformacji falkowej i sztucznej sieci neuronowej

Kuczyński A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 9

72-75

PL

W artykule omówiono zasady działania opracowanego algorytmu rozpoznawania uszkodzeń parametrycznych w nieliniowych, analogowych układach elektronicznych, przy wykorzystaniu banku filtrów utworzonego na podstawie dyskretnej transformacji falkowej jako narzędzia przetwarzania wstępnego i jednokierunkowej sieci neuronowej jako algorytmu aproksymującego cechy układu. W treści zamieszczono przykład ilustrujący działanie prezentowanej metody.

EN

In this paper, neural network algorithm of parametric fault diagnosis for nonlinear, analog circuits using bank of filters set up basing on a discrete wavelet transform as an instrument of preliminary data processing and feedforward neural network as approximation tool is presented. The illustrative numerical example is presented.

15

Soft Fault Diagnosis in Analog Circuit Based on Fuzzy and Direction Vector

Zhou L., Shi Y., Tang J., Li Y.

Metrology and Measurement Systems

|

2009

|

Vol. 16, nr 1

61-75

EN

A basic circuit theory of fault diagnosis for analog circuits with parameter tolerance is proposed in this paper. The approach uses the direction vector of voltage increment in test nodes as a fault signature for predefined faults. A linear equation is built to locate a faulty element. On the condition that the component tolerances are taken into account, the concepts of direction vector and fuzzy analysis method are combined together to analyze a parametric fault. Examples illustrate the proposed approach and show its effectiveness.

16

Topological analysis and diagnosis of analog circuits

Starzyk J.

Zeszyty Naukowe. Elektronika / Politechnika Śląska

|

2007

|

z. 15

3-141

EN

This work presents a comprehensive view of topological methods for analog electronic circuit analysis and diagnosis. It details a number of issues related to proper understanding and efficient use of topological methods, starting from graph representation of the network topology, topological formulas used in circuit analysis, hierarchical decomposition of topological representations, and related computational algorithms. It shows how to generate multiconnections and multitrees for various types of topological analyses of analog networks represented by their graphs. Other types of topological analyses are also discussed. These include high frequency interconnect and clock networks of modern integrated circuits, and large change sensitivity based diakoptics of large analog networks that use network topology to improve efficiency of sparse matrix analysis algorithms. Topological techniques in analog fault diagnosis are also discussed. Network decomposition is used to effectively locate faults within subnetworks of the tested network. Fault location under parameter tolerances and corresponding topological conditions are developed for nodal and multiport representations. Network topology is beneficial to a popular sensitivity based testing by simplifying the test matrix (Jacobian matrix of the network equations). Fault diagnosis based on verification of the test equations related to the network topology has been developed. This led to formulation of ambiguity groups in low testability circuits and an effective use of the network topology to test such circuits. Final sections of this work make an efficient use of the network topology and information theory to select an optimum set of test points needed in both fault dictionary and verification methods used in analog fault diagnosis. Topologiczna analiza i diagnostyka układów analogowych

PL

Praca przedstawia syntetyczny opis metod topologicznych stosowanych do analizy i diagnostyki elektronicznych układów analogowych. W sposób szczegółowy przedstawia zagadnienia związane z właściwym zrozumieniem i efektywnym wykorzystaniem metod topologicznych, poczynając od graficznej reprezentacji topologii układu, poprzez formuły topologiczne użyte do analizy układu i hierarchiczną dekompozycję reprezentacji topologicznych, do stowarzyszonych algorytmów obliczeniowych. Pokazuje jak generować wielo-połączenia i wielo-drzewa dla różnych typów analizy topologicznej układów analogowych reprezentowanych grafami. Dyskutowane są też inne rodzaje analizy topologicznej. Wchodzą w to takie metody jak analiza połączeń wysokiej częstotliwości i sieci zegara nowoczesnych układów scalonych, czy też diakoptyka dużych układów analogowych w oparciu o metodę wrażliwości wielkoprzyrostowej, w której topologia układu jest wykorzystana do zwiększenia wydajności algorytmów analizy macierzy rzadkich. Dyskutowane są też techniki topologiczne stosowane do diagnostyki układów analogowych. Dekompozycja układu użyta jest do efektywnej lokalizacji uszkodzeń wewnątrz podukładów układu testowanego. Lokalizacja uszkodzeń przy uwzględnieniu tolerancji parametrów, wraz z niezbędnymi warunkami topologicznymi, jest rozwinięta dla reprezentacji węzłowej i wielo-wrotnikowej. Topologia układu usprawnia, opartą na wrażliwościach, popularną metodę testowania poprzez uproszczenie macierzy testowej (macierz Jakobianu równań układu). Rozwinięta została diagnostyka uszkodzeń w oparciu o weryfikacje równań testowych odniesionych do topologii układu. Doprowadziło to do zdefiniowania grup wieloznacznych w układach o niskiej testowalności i efektywnego użycia topologii układu do testowania takich układów. Końcowe sekcje pracy w sposób efektywny wykorzystują topologie układu i teorię informacji do optymalnego wyboru punktów pomiarowych potrzebnych przy testowaniu układów analogowych metodami słownikowymi i weryfikacji.