Artykuł opisuje przeprowadzone przez autorów badania dotyczące implementacji w układach logiki reprogramowalnej sieci sortujących. Jako podstawa teoretyczna do przeprowadzonych badań posłużyły bitoniczne sieci sortujące. W trakcie prowadzonych implemantacji autorzy natknęli się na trudności związane z bardzo dużymi zasobami sprzętowymi koniecznymi do realizacji sieci średnich wielkości. Zaproponowano metody ominięcia tych trudności oraz wskazano na korzyści związane z implementacją sieci sortujących w FPGA.
EN
This paper presents author's research on implementing of sorting nets in Field Programmable Logic Gates. As a theoretical base bitonic sorting nets were considered. Authors met several difficulties during research as a lot of digital resources are necessary to realize medium sizes sorting net. A few techniques are proposed to obey these difficulties and advantages of sorting nets implementation in reprogrammable hardware are emphasized.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.