Przedstawiono modyfikację w architekturze akceleratorów kryptograficznych umożliwiającą uzyskanie adaptacyjności związanej z zarządzaniem liczbą rund symetrycznych algorytmów kryptograficznych przy jednoczesnym zachowaniu równomierności w procesach szyfrowania i deszyfrowania. Modyfikacja została omówiona na przykładzie akceleratora kryptograficznego DES.
EN
In this paper was presented and described modification in the architecture cryptographic accelerators. Modification, which allows for add a functionality to cryptography systems. Functionality associated with the change in the number of rounds with simultaneous equality in the processes of encryption and decryption. The modification was discussed on example of DES algorithm.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.