Wyniki wyszukiwania - BazTech

1

Analiza własności energetycznych wielopoziomowych dekoderów n-na-2n w technologii CMOS

Brzozowski I., Dziurdzia P., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

|

2014

|

Vol. 55, nr 12

21-24

PL

W artykule przedstawiono wyniki oceny parametrów energetycznych i ich analizę dla wielopoziomowych dekoderów n-na-2n linii zaprojektowanych w technologii CMOS UMC 180 nm. Do rysowania topografii opracowano uniwersalną metodę. Projektowanie układu jest szybkie i łatwe dzięki specjalnie wykonanej bibliotece komórek oraz opracowaniu sposobu ich układania. Wykorzystując przygotowane bloki składowe zaprojektowano kilka dekoderów poczynając od realizacji jednopoziomowej, przez wszystkie możliwe rozwiązania, kończąc na maksymalnej liczbie poziomów. Tak zaprojektowane topografie poddano ocenie ich parametrów - czasowych i energetycznych. W szczególności pobór mocy analizowano z uwzględnieniem rozszerzonego modelu energetycznego układu cyfrowego, który bazuje na analizie zmian wektorów wejściowych układu zamiast zwykłej aktywności przełączeniowej poszczególnych sygnałów. Dzięki temu możliwe jest uwzględnienie drobnych subtelności podczas analizy energetycznej układu, a także porównanie różnych rozwiązań dla z góry określonych warunków pracy układu. Wyniki tych badań pozwalają wyciągnąć wnioski co do praktycznych zaleceń projektowania topografii dekoderów.

EN

In the paper authors present the results of the assessment of energy parameters and analysis for the multi-level n-to-2n-lines designed in CMOS 180 nm UMC. Special universal method for drawing of decoders layouts was developed. Design of circuits is quick and easy thanks to a specially made library of cells. The way to placing of cells was developed too. Using prepared building blocks a few decoders are designed starting from the implementation of the single-level, through all the possible solutions, ending with the maximum number of levels. Designed layouts were assessed under energy and time parameters. In particular, the power consumption was analysed taking into account the extended power model of a digital circuit. The model is based on analysis of changes in input vectors instead of the traditional switching activity of input signals. This allows possibility to take into account the fine subtleties of the circuit energy analysis, as well as a comparison of different solutions for given conditions of the circuit work. The results of these investigation allow to draw conclusions about the practical recommendations for design of decoders layouts.

2

Designing Method of Compact n-to-2ⁿ Decoders

Brzozowski I., Zachara Ł., Kos A.

International Journal of Electronics and Telecommunications

|

2013

|

Vol. 59, No. 4

405-413

EN

What decoder is, everyone knows. The paper presents fast and efficient method of layouts design of n-to-2ⁿ -lines decoders. Two scenarios of layout arrangement are proposed and described. Based on a few building blocks only, especially prepared, and appropriate procedure of their placement, a decoder of any size can be build. Layouts of all needed fundamental blocks were designed in CMOS technology, as standard library. Moreover, some important parameters, such area, power dissipation and delay, were assessed and compared for decoders designed with proposed method and traditional. Power consumption were considered under extended model, which takes into account changes of input vectors, not only switching activity factor. All designs were done in UMC 180 CMOS technology.

3

Synteza mikroprogramowanych układów sterujących ze współdzieleniem kodów z wykorzystaniem dekodera adresów

Wiśniewski R.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 6 bis

38-40

PL

W artykule zaprezentowana została metoda umożliwiająca syntezę mikroprogramowanych układów sterujących ze współdzieleniem kodów niezależnie od rozmiaru adresu mikroinstrukcji sterownika. Metoda bazuje na wykorzystaniu dodatkowego dekodera adresów, który na podstawie kodu łańcucha oraz zakodowanego kodu bloku operacyjnego wyznacza odpowiedni adres mikroinstrukcji. Idea metody została zilustrowana przykładem. Pokazano wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.

EN

The method of optimization of logic circuit of compositional microprogram control unit with sharing of the codes is proposed. Method is based on the transformation of the pairs (code of operational linear chain, maximal code of input) in the addresses of the input of operational linear chain. The method of design and example of its application is proposed.