Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Elektronika : konstrukcje, technologie, zastosowania

1 2013

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: adaptacyjne algorytmy estymacji

Sortuj według:

Ogranicz wyniki do:

High resolution intelligent cyclic A/D converters with low resolution internal feedback D/A converters

Jędrzejewski K., Jasnos J.

Elektronika : konstrukcje, technologie, zastosowania

2013

Vol. 54, nr 2

47-50

The paper presents a new idea of simplification of the architecture of so called intelligent cyclic A/D converters which enables the significant decreasing of resolution of internal feedback D/A sub-converters employing in the intelligent cyclic A/D converters. The motivation to work on this problem results from earlier difficulties in design of a precise high-resolution feedback D/A sub-converter in practical implementation of the intelligent cyclic A/D converter as an integrated circuit in CMOS technology. The modifications suggested in the paper simplifies the architecture of the intelligent cyclic A/D converters and, in consequence, diminishes significantly size, production costs, and power consumption of the intelligent cyclic A/D converters manufactured as integrated circuits or their parts. Simultaneously, the proposed solution improves the performance of the intelligent cyclic A/D converters, among others increasing achievable values of the effective number of bits of converters. Basic particularities of operation of the modified intelligent cyclic A/D converters were studied in simulation experiments, which illustrates potential benefits of the proposed modifications. Results of selected simulation experiments are presented and discussed in the paper.

Artykuł przedstawia nową koncepcję uproszczenia architektury tak zwanych inteligentnych cyklicznych przetworników analogowo-cyfrowych (A/C), która umożliwia znaczące zmniejszenie rozdzielczości wewnętrznych przetworników cyfrowo-analogowych (C/A) wykorzystywanych w pętli sprzężenia zwrotnego inteligentnych cyklicznych przetworników A/C. Przyczyną zajęcia się tą tematyką były trudności w skonstruowaniu precyzyjnego wewnętrznego przetwornika C/A o wysokiej rozdzielczości podczas praktycznej realizacji inteligentnego cyklicznego przetwornika A/C w postaci układu scalonego w technologii CMOS. Proponowane w artykule modyfikacje upraszczają architekturę inteligentnych cyklicznych przetworników A/C i w konsekwencji zmniejsza znacząco rozmiary, koszty produkcji i pobór mocy inteligentnych cyklicznych przetworników A/C produkowanych jako układy scalone lub ich części. Jednocześnie, zaproponowane rozwiązanie polepsza parametry inteligentnych cyklicznych przetworników A/C, między innymi zwiększając osiągalne wartości efektywnej liczby bitów przetworników. Podstawowe właściwości pracy inteligentnych cyklicznych przetworników A/C zostały zbadane za pomocą eksperymentów symulacyjnych, które ilustrują potencjalne korzyści proponowanych modyfikacji. W artykule przedstawiono wyniki wybranych eksperymentów symulacyjnych.