Wyniki wyszukiwania - BazTech

1

Wielokanałowy rejestrator emisji radiofonicznych UKF-FM wykonany w technice SDR

Helon Radosław, Korpas Przemysław

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2022

|

nr 4

616--619

PL

Niniejszy artykuł zawiera opis implementacji zdefiniowanego programowo rejestratora sygnałów z pasma UKF-FM pozwalającego na równoczesną demodulację oraz zapis do 32 niezależnych emisji radiofonicznych. Urządzenie zrealizowano na bazie zestawu deweloperskiego ZYBO-Z7 z układem Zynq-7010 z dodanym autorskim front-endem w.cz. Przetwarzanie sygnału w domenie cyfrowej wykorzystuje zaawansowane techniki zrównoleglania. W artykule przedstawiono najciekawsze z zastosowanych rozwiązań.

EN

This paper describes the implementation of a software-defined VHF-FM broadcast acquisition system that allows for the simultaneous processing and recording of up to 32 independent radio emissions. The device is based on the ZYBO-Z7 development board containing the Zynq-7010 chip equipped with a custom RF front-end module. Signal processing in the digital domain has been implemented with advanced parallelization techniques. This paper presents the most interesting of the applied solutions.

2

The versatile hardware accelerator framework for sparse vector calculations

Karwatowski R., Wiatr K.

Measurement Automation Monitoring

|

2015

|

Vol. 61, No. 7

327--329

EN

In this paper, we present the advantage of the ability of FPGAs to perform various computationally complex calculations using deep pipelining and parallelism. We propose an architecture that consists of many small stream processing blocks. The designed framework maintains proper data movement and synchronization. The architecture can be easily adapted to be implemented in FPGA devices of a various size and cost - from small SoC devices to high-end PCIe accelerator cards. It is capable to perform a selected operation on a sparse data that are loaded as the stream of vectors. As an example application, we have implemented the cosine similarity measure for the text similarity calculations that uses the TF-IDF weighting scheme. The presented example application calculates the similarity of texts from the set of input documents to documents from the large database. The scheme is used to find the most similar documents. The proposed design can decrease the service time of search queries in computer centers while reducing power consumption.

3

Komunikacja ze sprzętowym akceleratorem haszowania n-gramów dla procesora ARM z wykorzystaniem portu ACP

Barszczowski M., Koryciak S., Dąbrowska-Boruch A., Wiatr K.

Pomiary Automatyka Kontrola

|

2014

|

R. 60, nr 7

486--488

PL

Artykuł opisuje uruchomienie portu ACP w układzie EPP firmy Xilinx przy użyciu CDMA zarządzającego transmisją pomiędzy akceleratorem, a rdzeniami procesora. Głównym celem badań było utworzenie modułu dokonującego tak zwanego haszowania zbiorów danych. Do wykonania tej operacji wykorzystany został układ Zynq 7000 posiadający zasoby logiki programowalnej oraz dwa rdzenie ARM A9. Powstały dwie koncepcje realizacji akceleratora. Pierwsza wersja zakładała bezpośredni przepływ danych ze źródła do akceleratora, a następnie do rdzeni ARM. Drugie rozwiązanie zakłada wykorzystanie portu ACP.

EN

This paper introduces a new approach to hardware acceleration using the ACP(Acceleration Coherency Port) in Xilinx Zynq-7000 EPP XC7Z020. The first prototype allocated BRAM memory and transferred data through the ACP. The second one used a hardware hashing module to process data outside the CPU. The module received and returned data through the ACP port. The main task of the system is to replace a set of data with its shorter representative of constant length without interference of the processing unit. The main benefit of hashing data lies within the constant length of function outcome, which leads to data compression. Compression is highly desirable while comparing large subsets of data, especially in data mining. The execution of a hashing function requires high performance of the CPU due to the computational complexity of the algorithm. Two concepts where established. The first one assumed transferring data directly do the hardware accelerator and later to ARM cores. This solution is attractive due to its simplicity and relatively fast. Unfortunately, the data cannot be processed before hashing with the same CPU without significant speed reduction. The second approach used the ACP port which can transfer data very fast between L2/L3 cache memory without flushing of validating cache. The data can be processed by the software driven CPU, sent to the accelerator and then sent back to CPU for further processing. To accomplish the established task, the Zynq 7000 EPP with double ARM A9 core and programmable logic in one chip was used.