PL
 |
EN
Ograniczanie wyników
Czasopisma help
  1. 25 Elektronika : konstrukcje, technologie, zastosowania
  2. 7 PAK
  3. 7 Pomiary Automatyka Kontrola
  4. 6 International Journal of Electronics and Telecommunications
  5. 4 Przegląd Elektrotechniczny
Więcej...
Autorzy help
  1. 11 Romaniuk R. S.
  2. 6 Poźniak K. T.
  3. 6 Szecówka P. M.
  4. 5 Poźniak K.
  5. 4 Adamski M.
Więcej...
Lata help
  1. 2 2018
  2. 1 2016
  3. 1 2015
  4. 4 2014
  5. 6 2013
Więcej...
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 74

Liczba wyników na stronie
first rewind previous Strona / 4 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  VHDL
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 4 next fast forward last
1
Content available remote A real time control system for balancing a ball on a platform with FPGA parallel implementation
Samotyy V., Telenyk S., Kravets P., Shymkovych V., Posvistak T.
Technical Transactions
|
2018
|
Vol. 115, iss. 5
109--117
EN
In this paper, a new PID-regulator based solution to the scientific and practical problem of increasing the accuracy of regulating the position of a ball on a platform in real time is proposed. A transfer function for balancing a ball on a platform is developed. A PID-regulator for balancing a ball on a platform is synthesized. A PID-regulator implementation on FPGA with parallel calculations is designed. An increased accuracy of regulating the position of a ball on a platform is approved by natural simulation.
PL
W artykule uzyskano nowe rozwiązanie rzeczywistego naukowego i praktycznego problemu zwiększania dokładności regulacji pozycji kulkowych na platformie w czasie rzeczywistym za pomocą regulatorów PID. Przy ich realizacji sprzętowej na FPGA z równoległymi obliczeniami przeprowadzono model matematyczny obiektu sterującego oraz opracowano sprzętowy komponent dla FPGA.
2
Content available Sterownik mikroprogramowalny na bazie układu FPGA
Slawik D., Tomczewski K.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2018
|
No. 96
143--152
PL
W artykule przedstawiono koncepcję implementacji struktury sterownika programowalnego PLC w układzie FPGA. W ramach projektu opracowano centralną jednostkę sterującą, moduły wejść i wyjść binarnych, moduły wejść analogowych oraz interfejsy komunikacyjne. Opracowane moduły umożliwiają tworzenie różnych konfiguracji wejść-wyjść sterownika. W układzie FPGA zaimplementowano strukturę sprzętową, realizującą cykl pracy sterownika programowalnego PLC. Utworzone zostały również przykładowe moduły biblioteki użytkownika, umożliwiające tworzenie własnych programów. Biblioteki opracowano w języku VHDL. W układzie zaimplementowano interfejs UART umożliwiający komunikację z komputerem PC. Opracowany program komputerowy umożliwia ustawianie oraz monitorowanie stanów wejść i wyjść sterownika.
EN
The paper presents an implementation of a programmable logic controller in a FPGA based system. During the project a central control unit, digital and analog I/O modules, as well as communication interfaces module were designed. The modules allow for variable I/O configurations of the controller. The FPGA system implements a hardware structure, which performs the PLC work cycle. Additionally, a library in VHDL programming language was created allowing a user to create own programs. The system also implements the UART interface allowing communication with a PC. A sample computer program allows changing and monitoring of the controllers input and output ports.
3
Content available Wykorzystanie robota humanoidalnego Robowisdom w dydaktyce techniki cyfrowej
Noga K. M.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2016
|
Nr 51
127--130
PL
W artykule zostały przedstawione kilkuletnie doświadczenia wynikające z wykorzystania na zajęciach laboratoryjnych z Techniki Cyfrowej na Wydziale Elektrycznym Akademii Morskiej w Gdyni robotów humanoidalnych Robowisdom. Omówiono budowę robota oraz zasady sterowania. Ponadto przedstawiono przykłady współpracy robota z zestawami dydaktycznymi DE_2, DE_0_Nano oraz platformą Arduino Yun.
EN
The article presents several years of the operation experiences with the remote - controlled robot Robowisdom in the digital technique laboratory on Electrical Engineering Faculty in Gdynia Maritime University. The building of the robot and the principle of controlling was described. The examples of the co-operation of the robot with didactic platforms DE_2, DE_0_Nano and Arduino Yun were presented too.
4
Modelowanie logiki rewersyjnej w języku VHDL
Pniewski R.
Logistyka
|
2015
|
nr 3
3982--3987, CD 1
PL
Szybkość systemów cyfrowych (w tym nowoczesnych komputerów) ograniczają zjawiska związane ze stratami energii i wydzielaniem ciepła. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne i metody ich modelowania w języku VHDL.
EN
The speed digital systems (including modern computers) limit the phenomena associated with energy losses and heat generation. An alternative is to use a reversible logic synthesis digital systems. The article presents the reversible gates and methods of modeling in VHDL
5
Content available Cyfrowe sterowanie z zastosowaniem układów programowalnych
Noga K. M.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2014
|
Nr 40
73--76
PL
W artykule zostaną przedstawione nowe stanowiska laboratoryjne, które zostały wykonane w Katedrze Automatyki Okrętowej AM Gdynia. Są one wykorzystywane do nauki cyfrowego sterowania z wykorzystaniem układów programowalnych i języka VHDL. Zostanie przedstawiony model windy 3-biegowej, wciągarki, sygnalizacji świetlnej na skrzyżowaniu ulicznym oraz systemu kontroli dostępu z czytnikiem kart zbliżeniowych RFID.
EN
This paper presents new laboratory models which were build in Department of Ship Automation at Gdynia Maritime University, like the model of 3-running lift, hoisting winch, light signaling on street and the system of the control of access with the reader of cards RFID. There models controlled by programmable logic devices prepared with hardware description languages VHDL.
6
Content available remote Design and implementation principles of FIReWORK ONLINE – the VHDL autogenerator for hardware structures
Smyk R.
Journal of Applied Computer Science
|
2014
|
Vol. 22, nr 1
223--230
EN
The paper presents an aspects of remote autogeneration of hardware structures. The solution is an online application, that is running on the server side and allows to design a particular filters and other selected hardware and generate its structure in the form of VHDL, dedicated to FPGA design environments. The paper also addresses the problem of parameterization of algorithms used to generate the hardware structures and current developement state of the application.
7
Content available The control of fan speed using FPGA boards
Daboul M., Nouman Z.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2014
|
nr 3
54--57
EN
This article describes the implementation of a DC fan controller using a field-programmable gate array (FPGA). Hardware description language (VHDL) is used to design and implement the processor of this controller. The processor is composed of a memory block that has a function of generation a Look up Table (LUT). Data saved in the memory block are used to generate a triangular signal. A carried signal can be added. This signal can be generated from digital temperature sensors. A comparator compares between the triangular signal and the carried signal to generate a Pulse-Width Modulation (PWM) output that controls the fan speed. The fan speed depends on the digital temperature sensor output. When the output signal of the sensor equals the output of the triangular wave, the fan speed is maximal and the temperature is high. This design requires a FPGA board and software ISE 14.4.
PL
Artykuł przedstawia implementację sterownika DC wentylatora używając bezpośrednio programowalnej macierzy bramek - FPGA (ang. Field programmable gate array). Język VHDL (ang. Very High Speed Integrated Circuits Hardware Description Language ) użyto do projektowania i implementacji procesora tego kontrolera. Procesor składa się z bloku pamięci, mającej funkcję generowania struktury nazywanej tablicą (ang. Look up Table – LUT). Dane zapamiętane w bloku pamięci używane są do generowania przebiegów trójkątnych. Komparator porównuje sygnał użyteczny, ten wygenerowany przez cyfrowy czujnik temperatury, z sygnałem trójkątnym, aby sygnał wyjściowy modulowany szerokością impulsu (ang. PWM) regulował prędkość wentylatora. Prędkość wentylatora zależy od sygnału wyjściowego z cyfrowego czujnika temperatury. Kiedy sygnał wyjściowy czujnika jest równy fali trójkątnej, wtedy prędkość wentylatora jest maksymalna a temperatura jest wysoka. Takie projektowanie wymaga FPGA i software ISE 14.4.
8
Zaawansowane systemy elektroniczne, zastosowania fotoniki i inżynieria Internetu : 33 Sympozjum WILGA 2014
Romaniuk R. S.
Elektronika : konstrukcje, technologie, zastosowania
|
2014
|
Vol. 55, nr 4
73-76
PL
Artykuł omawia tematykę naukowo-techniczną i wybrane prace przedstawione w czasie tradycyjnego sympozjum WILGA zima 2014 przez młodych uczonych. Była to już 33 edycja tego popularnego wśród młodych uczonych Sympozjum. Sesje sympozjalne obejmowały następujące zagadnienia: inteligencję obliczeniową i sztuczną inteligencję oraz inżynierię oprogramowania, zarządzanie gigantycznymi zbiorami danych, oprogramowanie typu firmware i software układów i systemów elektronicznych, architektury wieloprocesorowe FPGA-DSP-CP U, rozwój i zaawansowane zastosowania systemów wbudowanych, rekonfiguracja systemów elektronicznych, ultra-precyzyjna synchronizacja czasu i częstotliwości w rozłożonych systemach kontrolno - pomiarowych, projektowanie, budowa i testowanie systemów elektronicznych i fotonicznych dla eksperymentów naukowych w dziedzinie fizyki i techniki kosmicznej.
EN
The paper debates research and development subjects and chosen works presented during the traditional symposium WILGA winter 2014. The papers were presented by young scientists. It was already a 33rd edition of this popular Symposium among young researchers. Symposium sessions embraced the following research areas: computational and artificial intelligence, software engineering, managing of gigantic data sets, software and firmware type of programming for electronic circuits and systems, multiprocessor architectures including FPGA-DSP and CP U chips, development and applications of embedded systems, dynamic electronic system reconfiguration, ultra-precise synchronization of time and frequency in distributed control and measurement systems, design, building and testing of photonic and electronic systems for research experiments in physics and space technologies.
9
Content available remote Reconfigurable three-phase SPWM implementation on DE2 FPGA
Belkheiri A., Aoughellanet S., Belkheiri M.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 2a
144--149
EN
The purpose of this paper is to design and implement a modified strategy in traditional three phase SPWM technique based on Cyclone II ALTERA FPGA to be used for variable voltage and frequency AC supplies with high resolution to cover a required range of v and f, with customizable SPWM characteristics such as modulation index, carrier frequency, modulating signal frequency and delay time (dead-time). The design entry is achieved using Quartus II software through schematic and VHDL description language tools. By using the Altera DE2 development and education board the proposed architecture has been implemented and tested. Behavioural simulation and experiment results are successfully achieved showing that the proposed SPWM signal generation strategy works properly and can reduce the usage of logic elements (LE).
PL
W artykule opisano implementację zmodyfikowanej techniki modulacji sinusoidalnej PWM dla trójfazowych zasilaczy AC o regulowanym napięciu i częstotliwości. W badaniach wykorzystano platformę DE2 z układem FPGA Cyclone II firmy Altera. Wyniki symulacyjne i eksperymentalne potwierdzają skuteczność działania i redukcję wykorzystania zasobów układu.
10
Content available remote Design and FPGA implementation of module for space multiplexing in multi-user MIMO system
Dabetić R., Saranovac L.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 8
162--165
EN
MIMO (multiple in multiple out) antenna system draw attention in the recent years due to its potential for achieving high data rates. In this work novel DSP algorithm and FPGA implementation will be presented that allows transmitting M data streams to M receiving antennas from N transmitting antennas (M ≤ N) into the same frequency with total interference suppression while maximizing channel gain for each data stream at the same time.
PL
W artykule zaprezentowano nowy algorytm DSP z implementacja w FPGA umożliwiający transmisję strumienia M danych do M anteny odbiornika z anteny przesyłowej N (M ≤ N) z tą sama częstotliwością z tłumieniem zakłóceń – przy maksymalizacji wzmocnienia dla każdego strumienia danych w kanale.
11
Content available remote Metoda tworzenia formalnego zapisu algorytmów działania urządzeń srk
Kawalec P., Rżysko M.
Prace Naukowe Politechniki Warszawskiej. Transport
|
2013
|
z. 100
91--108
PL
W artykule przedstawiono problemy formalnego zapisu algorytmów działania urządzeń zabezpieczenia ruchu kolejowego oraz wspomaganej komputerowo specyfikacji tych algorytmów z wykorzystaniem języków opisu sprzętu. Przegląd stosowanych obecnie metod opisu urządzeń srk wskazuje, że nie istnieje metoda, która mogłaby zapewnić jednolitą platformę opisu wszelkiego rodzaju dyskretnych układów sterowania. Większość stosowanych metod opisu nie pozwala na wykorzystanie wspomagania komputerowego na etapie specyfikacji i weryfikacji algorytmów działania tego typu układów. Zostało pokazane, że zastosowanie do tego celu języków opisu sprzętu tworzy jednolitą platformę specyfikacji i weryfikacji urządzeń srk, pozwalając dodatkowo na statyczną i dynamiczną weryfikację poprawności opisu z wykorzystaniem wspomagania komputerowego w postaci symulatorów logicznych. Na przykładzie specyfikacji algorytmu działania jednoodstępowej blokady liniowej w języku VHDL zaprezentowane zostały zarówno możliwości pakietu Active-HDL, jak i proces wspomaganej komputerowo specyfikacji i weryfikacji projektowanego układu.
EN
The article presents a method of railway traffic control algorithm specification using formal description and computer aided design. The review of currently used description methods of railway traffic control devices and systems indicates that the method which could ensure a uniform platform for description of all kinds of discrete control systems does not exist. Most of currently used description methods do not allow the use of computer support at the stage of specification and verification. It is shown that application of hardware description languages for this purpose comprises a uniform platform for specification and verification of railway traffic control devices, which additionally allows static and dynamic verification of correctness of this description with the use of computer support in the form of logic simulators. On the examplary specification of one-section line block operation algorithm in VHDL, both the possibilities of Active–HDL package as well as the process of computer aided specification and verification of the designed system are presented.
12
Content available remote FIReWORK: FIR filters hardware structures auto-generator
Smyk R.
Journal of Applied Computer Science
|
2013
|
Vol. 21, nr 1
135--149
EN
The paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automatically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential future of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core structure of the filter. The hardware realization is based on the Residue Number System, as a main arithmetic. Current structure of the application, the main objectives of the project, design assumptions and benefits are discussed.
13
Content available Structured Mapping of Petri Net States and Events for FPGA Implementations
Tkacz J., Adamski M.
International Journal of Electronics and Telecommunications
|
2013
|
Vol. 59, No. 4
331-339
EN
The paper presents a new method of structured encoding of global internal states and events in Reconfigurable Logic Controllers, which are directly mapped into Field Programmable Gate Arrays (FPGA). Modular, concurrently decomposed, colored state machine is chosen as a intermediate model, before the mapping of Petri net into an array structure of dedicated but very flexible and reliable digital system. The initial textual specification in formal Gentzen logic serves both as a design description for a rapid prototyping, as well as formal model, suitable for detailed computer-based reasoning about optimized and synthesized logic controller, implemented in configurable hardware. Only the selected linear subset from general, universal propositional Gentzen Logic is necessary to deduce several properties of the net, such as relations of nonconcurrency among structurally ordered macroplaces. The goal of this paper is to present the design methodology for modeling and synthesis of discrete controllers using related Petri net theory, rule-based theory (mathematical logic), and VHDL.
14
Content available Experimental Comparison of Synthesis Tools Altera Quartus II and Synthagate
Węgrzyn M., Karatkevich A.
International Journal of Electronics and Telecommunications
|
2013
|
Vol. 59, No. 4
357-362
EN
The paper presents comparison between efficiency of an industrial FPGA design software tool Altera Quartus II and similar design software tool Synthagate by Syntezza company of an academic origin. The experiments were performed using a series of examples describing the Mealy finite state machines; onehot state encoding was used in all cases. Area (number of used logical blocks) was the main parameter used for the comparison. Influence of the way of FSM description (in VHDL language) on the quality of synthesis was studied. The obtained results show that Synthagate in almost all cases performs synthesis more efficiently and essentially quicker than Altera Quartus. Section I presents motivation of the research. Section II reminds the notion of FSM. Section III describes problems which had to be solved to provide correctness of experimental comparison. Section IV presents some details about state encoding way used in the experiments. In Section V, the experimental results are presented. Section VI describes the problems related to the comparison which still have to be solved. Section VII presents the conclusions from the experiments. Section VIII suggests possible reasons of the detected situation.
15
Zastosowanie dekompozycji w projektowaniu układów cyfrowych
Borowik G., Łuba T., Ogorzałek R.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2012
|
nr 6
548-552
PL
Przedstawiono narzędzie wspomagające dekompozycję układów logicznych z użyciem oprogramowania uniwersyteckiego Demain i Spark. Narzędzie znacznie skraca czas potrzebny do przeprowadzenia pojedynczego badania przez wygenerowanie gotowego kodu źródłowego w języku opisu sprzętu. Wynikowy kod źródłowy umożliwia bezpośrednią syntezę układu cyfrowego za pomocą systemów komercyjnych.
EN
The paper examines the usefulness of the university tools by the decomposition of example logic functions and analyzes various strategies of the decomposition of truth tables using the notion of r-admissibility. Subsequently, statistically optimal management strategy for the Spark software have been established. Final results have been compared with the Altera Quartus II system.
16
Automatyczny generator opisu w języku HDL na przykładzie kodera BCH
Rak F., Wojciechowski T., Jędrak M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2012
|
nr 12
1680-1683
PL
Opisano proces generacji syntezowalnego kodu w językach opisu sprzętu przy wykorzystaniu programowej aplikacji. Działanie aplikacji pokazano na przykładzie sprzętowego modułu kodera kodów korekcyjnych z rodziny BCH. Ukazano proces generacji, rozpoczynający się opisem algorytmu, przez reprezentacje pośrednie i tworzenie wynikowego kodu w językach VHDL i Verilog. Artykuł zawiera wprowadzenie do tematyki pamięci NAND-Flash, opis właściwości kodów BCH oraz algorytmów zastosowanych do ich dekodowania. Szczegółowo opisano aplikację generatora kodu źródłowego w językach HDL, proces generacji i tworzenia kodu źródłowego.
EN
This article describes an idea of generating synthesisable HDL module code by a software generator application. As an example of complete data flow - from idea, through intermediate representation, to VHDL / Verilog code - an error correction algorithm of BCH (Bose-Chaudhuri-Hocquenghem) was choosen. The article introduces the NAND-Flash architecture together with its key features, gives description of BCH algorithm and the theory behind it, covers generator application's overall data flow together with some implementation details and shortly summarises proposed solution's features and advantages.
17
Content available Implementacja gry Pong w układzie programowalnym FPGA
Biduś W., Dusik D., Kowalski P. A.
Pomiary Automatyka Robotyka
|
2012
|
R. 16, nr 11
84-87
PL
W artykule omówiono implementację gry Pong w układzie FPGA Spartan 3 XC3S200 firmy Xilinx. W trakcie realizacji projektu zastosowano obsługę standardów transmisji danych PS/2, co umożliwiło sterowanie grą za pomocą klawiatury komputerowej. Dzięki zastosowaniu standardu VGA cała rozgrywka wyświetlana jest na standardowym monitorze lub rzutniku multimedialnym. Powyższe zadanie zrealizowano, stosując język opisu sprzętu VHDL.
EN
The main objective in making this project was creating a functional game based on FPGA module, controlled by convenient controller and displayed on popular type of video-output device. The configured FPGA module allows playing simple popular retro game - Pong. It is displayed on VGA-compatible device (a lot of popular PC-displays, projectors) and controlled by standard PS/2 compatible PC keyboard or PCB mounted pushbuttons. The biggest problems in creating our project was generating correct video-output signals, capturing events sent by keyboard and synchronizing control signals with their actions. Parallel computing made all of that possible, working simultaneously without any problems. Game "engine" is really simple and it did not took a lot of lines of code in VHDL to implement it. It actually works just by setting appropriate values to coordinates of game elements (ball and platforms). Game is made for two players. The whole project was made in ISE Design Suite software provided by Xilinx.
18
Zastosowanie języków opisu sprzętu do specyfikacji urządzeń srk
Kawalec P., Rżysko M.
Logistyka
|
2012
|
nr 4
PL
W artykule przedstawiono zagadnienia wspomaganej komputerowo specyfikacji urządzeń srk z wykorzystaniem języków opisu sprzętu. Przegląd stosowanych obecnie metod opisu urządzeń i systemów srk wskazuje, że nie istnieje metoda, która mogłaby zapewnić jednolitą platformę opisu wszelkiego rodzaju dyskretnych układów sterowania. Dodatkowo większość stosowanych metod opisu nie pozwala na wykorzystanie wspomagania komputerowego na etapie specyfikacji i weryfikacji algorytmów działania tego typu układów. Zostało pokazane, że zastosowanie do tego celu języków opisu sprzętu tworzy jednolitą platformę specyfikacji i weryfikacji urządzeń srk, pozwalając dodatkowo na statyczną i dynamiczną weryfikację poprawności opisu, z wykorzystaniem wspomagania komputerowego w postaci symulatorów logicznych. Na przykładzie specyfikacji algorytmu działania jednoodstępowej blokady liniowej w języku VHDL zaprezentowane zostały zarówno możliwości pakietu Active-HDL, jak i proces wspomaganej komputerowo specyfikacji i weryfikacji projektowanego specjalizowanego układu.
EN
The article presents several issues concerning computer aided specification of railway traffic control devices using hardware description languages. The review of currently used description methods of railway traffic control devices and systems indicates that the method which could ensure a uniform platform for description of all kinds of discrete control systems does not exist. In addition, the majority of description methods currently used do not allow the use of computer support at the stage of specification and verification of operation algorithms of this type of systems. It is shown that application of hardware description languages for this purpose comprises a uniform platform for specification and verification of railway traffic control devices, which additionally allows static and dynamic verification of correctness of this description with the use of computer support in the form of logic simulators. On the example of specification of one-section line block operation algorithm in VHDL, both the possibilities of Active–HDL package as well as the process of computer supported specification and verification of the designed specialized system are presented.
19
Content available Hierarchical Configurable Petri Net Modeling in VHDL
Doligalski M., Adamski M.
International Journal of Electronics and Telecommunications
|
2012
|
Vol. 58, No. 4
397-402
EN
The paper presents method for hierarchical configurable Petri nets description in VHDL language. Dual model is an alternative way for behavioral description of the discrete control process. Dual model consists of two correlated models: UML state machine diagram and hierarchical configurable Petri net (HCfgPN). HCfgPN are Petri nets variant with direct support of exceptions handling mechanism. Logical synthesis of dual model is realized by the description of HCfgPN model by means of hardware description language. The paper presents placesoriented method for HCfgPN description in VHDL language.
20
Content available Dedicated Digital Hardware for DVB-CSA Encryption
Szecówka P. M., Marucha P. W.
International Journal of Electronics and Telecommunications
|
2012
|
Vol. 58, No. 3
241-246
EN
DVB-CSA (Digital Video Broadcast - Common Scrambling Algorithm) is encryption method commonly used to protect the paid channels of digital television. The paper presents a study of its implementation in specialized digital hardware. The algorithm was successfully converted to logic architecture, coded in hardware description language (VHDL), verified and synthesized for programmable logic device (FPGA). For Xlinx Spartan 3 implementation, the expected throughput may be estimated to 100 Mbps in pipelined mode.
first rewind previous Strona / 4 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.