PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 8

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  SoPC
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Specjalizowane systemy cyfrowe realizowane w technice programowalnej
Rawski M., Tomaszewicz P., Szotkowski P.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2015
|
nr 2-3
63--67
PL
Omówiono zastosowanie układów programowalnych FPGA do realizacji specjalizowanych systemów cyfrowych w takich obszarach, jak radio definiowane programowo SDR. sieć definiowana programowo SDN, wysokowydajne systemy obliczeniowe HPC czy systemy wbudowane SoPC Przedstawiono przykłady systemów cyfrowych oraz metody projektowania opracowane dla wymienionych zastosowań w Zakładzie Podstaw Telekomunikacji Instytutu Telekomunikacji Politechniki Warszawskiej.
EN
Application of FPGA programmable devices for implementation of specialized digital systems in the area of software defined radio SDR, software defined network SDN, high performance computing HPC and embedded systems SoPC is discussed in the paper Examples of digital systems and design methodologies developed in Telecommunications Fundamental Division are presented.
2
Content available System w układzie programowalnym z mikrokontrolerem Propeller
Kardasz P.
Pomiary Automatyka Robotyka
|
2015
|
R. 19, nr 2
65--70
PL
Artykuł przedstawia system w układzie programowalnym FPGA z mikrokontrolerem P8X32A Propeller. Kod tego mikrokontrolera został opublikowany w sierpniu 2014 r. na otwartej licencji GPL w wersji 3. System, zawierający sterowniki grafiki i dźwięku, a także klawiatury, myszy komputerowej i pamięci masowej, przeznaczony jest do zastosowań związanych z przetwarzaniem sygnałów dźwiękowych. Przedstawiona została struktura zaprojektowanego systemu oraz możliwości jego zastosowań.
EN
The paper presents the system on FPGA programmable chip using the Propeller P8X32A microcontroller. The microcontroller code was published in the August 2014 on the GPL v. 3 open source license. The system contains graphics and sound drivers, as well as the keyboard, mouse, and storage drivers. It is designed for applications involving the processing of audio signals. The paper presents the structure of the designed system and its possible applications.
3
Content available System wbudowany dedykowany dla "inteligentnego budynku" wykorzystujący układ FPGA
Śliwiński M., Żywiec W., Ciesielka W., Gołaś A.
Pomiary Automatyka Kontrola
|
2014
|
R. 60, nr 4
233--236
PL
W artykule zaprezentowano system wbudowany dedykowany dla „inteligentnego budynku” wykorzystujący układ FPGA. W założeniach systemu skoncentrowano się na umieszczeniu w jednym układzie procesora programowalnego wspomaganego dedykowanymi układami logicznymi. Zapewniono w ten sposób równoległą i niezależną pracę urządzeń pomiarowych, wykonawczych oraz obsługujących komunikację bezprzewodową. Artykuł zawiera krytyczną analizę przedstawionego rozwiązania i porównanie z komercyjnie dostępnymi.
EN
The purpose of this paper is to present System-on-a-Programmable-Chip approach to design of a smart building control unit. It focuses on observed and potential profits as well as problems possible and encountered during realization of such a system. The discussed project utilizes an FPGA device as the basis of the embedded system consisting of both memory and logic elements along with intellectual property (IP) processor core and custom hardware. The main emphasis of the system concept was to incorporate wireless communication and to free processor resources by moving more demanding tasks to dedicated logic structures. Modules implemented in Hardware Description Language were designed to provide parallel and independent control, communications, measurements and data acquisition. This paper presents the critical analysis of SoPC [7] control units for building management systems in comparison to other possible solutions [2-5] and accepted standards [1].
4
Content available Prototyp stacji monitoringu klimatu akustycznego wykorzystujący układ FPGA
Żywiec W., Śliwiński M., Ciesielka W., Gołaś A.
Pomiary Automatyka Kontrola
|
2014
|
R. 60, nr 10
836--839
PL
W artykule opisano autonomiczną stację monitoringu bazującą na systemie wbudowanym typu SoPC. W strukturze FPGA zintegrowano kontrolery urządzeń peryferyjnych. Wykorzystano stację pogodową oraz miernik wielkości akustycznych pozwalające na pomiar warunków pogodowych i parametrów klimatu akustycznego oraz raportowanie zdarzeń. System umożliwia zdalny monitoring i kontrolę przez sieć GSM i Ethernet oraz prezentację wartości na ekranie LCD. Innowacją jest także integracja z inteligentnym budynkiem.
EN
In this paper, the prototype of a monitoring system is presented. Its central unit is an embedded system designed as SoPC (System on a Programmable Chip). This design allows for autonomous work of the discussed system. The monitoring system uses variety of peripheral devices to achieve its goals. All the necessary controllers of implemented devices were integrated inside an FPGA circuit. The main elements are: a weather transmitter, a sound level meter and an analyser. These devices allow the measurement and recording of weather conditions and acoustic climate parameters. Moreover, detection and recording of the occurrence of significant events is possible. Additionally, the system is equipped with components enabling remote communication, monitoring and control of the entire station through the use of a GSM modem and Ethernet technology. The measured values may be also accessed by the user directly from the monitoring station, thanks to a 7-inch LCD screen with a touch panel. The most distinctive feature of the presented system is its destination for domestic use and integration with smart building systems.
5
Content available Whirlpool SoPC Implementation : Hardware/Software Co-Design Example
Krawczyk K., Tomaszewicz P., Rawski M.
International Journal of Electronics and Telecommunications
|
2012
|
Vol, 58, No. 1
21-26
EN
The aim of this work was to design a System on Programmable Chip (SoPC), that implements the Whirlpool Hash Function (WHF) algorithm. An assumption of the project was to use an embedded soft-processor NIOS II controlling the whole system, which functionality was extended by a custom logic in order to improve the used algorithm efficiency. This paper presents the Whirlpool Hash Function realized in several SoPC configurations, which differ in implementation complexity and performance.
6
Content available remote An FPGA-based implementation of ADALINE neural network with low resource utilization and fast convergence
Tehrani O., Ashourian M.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 12
288-292
EN
n FPGA-based fixed-point ADALINE Neural Network core with low resource utilization and fast convergence speed is proposed for embedded adaptive signal processing in real-time. The core is designed in VHDL93 language and is FPGA-brand-independent so can be embedded on any brand to create a system-on-programmable-chip (SoPC).
PL
Zaproponowano wykorzystanie sieci neuronowej typu FPGA ADALINE do przetwarzania sygnału w czasie rzeczywistym. Rdzeń jest zaprojektowany przy użyciu języka VHDL93. Narzędzie może być wbudowane w dowolny obwód w tym także typu system-on-programmable-chip (SoPC).
7
Jednokanałowy tomograf pojemnościowy z układem sprzętowej rekonstrukcji obrazów
Czarnecki P., Dańko Ł.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 4
122-126
PL
W artykule opisano konstrukcję jednokanałowego tomografu pojemnościowego. Jego modułowa budowa umożliwia testowanie różnych układów pomiarowych. W tomografie zastosowano układ pomiarowy wykorzystujący przetwornik CDC (Capacitance-to-Digital Converter). Jako układ sterowania zastosowano układ FPGA, w którym zrealizowano system mikroprocesorowy wraz z układem sprzętowej rekonstrukcji obrazów. Układ ten wykonuje iteracyjny algorytm Landwebera.
EN
One channel capacitance tomograph was described. Its modular design gives opportunity to test different measurement circuits. Described tomograph use measurement circuit based on CDC (Capacitance-to-Digital Converter). Control unit of the tomograph was implemented inside FPGAas a microprocessor system with hardware implementation of image reconstruction algorithm. The Landweber iterative image reconstruction algorithm was implemented.
8
Content available remote Automatic balancing of rotating systems: control algorithm's implementation on FPGA systems
Mańka M., Karpiel G., Uhl T.
Archives of Control Sciences
|
2007
|
Vol. 17, no. 3
329-342
EN
The paper deals with automatic balancing of rotating systems during operation. After discussion of techniques' principles, balancing mechanisms designed on `AGH' University of Science and Technology are presented. After introduction into active balancing control algorithms, test results obtained during experiments are presented. The paper presents comparison between implementation process and results of experiments taken with two different control algorithms' implementation platforms: dSPACE rapid prototyping system and ALTERA FPGA system. The paper ends some conclusions about taken experiments and further works directions are presented.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.