PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 7

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  SIMD
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Implementacja algorytmu kodowania i dekodowania LDCP dla zastosowań kosmicznych
Truszczyński T., Kurek K.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2016
|
nr 6
205—208, CD
PL
Referat opisuje programową, opartą o procesor ogólnego przeznaczenia, implementację kodera i dekodera kodu LDPC w wersji do zastosowań kosmicznych, zgodnej ze standardami CCSDS (Consultative Committee for Space Data Systems). Program optymalnie wykorzystuje możliwości współczesnych procesorów - wielordzeniowość i instrukcje wektorowe (SIMD). Uzyskane przepływności wskazują na równoprawność proponowanego rozwiązania z implementacjami opartymi o karty graficzne.
EN
The paper describes software implementation of LDPC codec for codes from CCSDS standards based on CPU. The codec takes advantage of possibilities provided by modern processors – multiple cores and vector instructions (SIMD). Achieved throughput shows that proposed approach is comparable with implementations based on graphics processing units.
2
Rozwiązanie problemu trójspełnialności formuł logicznych z użyciem architektury CUDA
Widuch J., Krawczyk K.
Studia Informatica
|
2013
|
Vol. 34, nr 4
23--43
PL
Architektura CUDA firmy NVIDIA jest architekturą wielordzeniowych procesorów graficznych, w której jest stosowany model przetwarzania wielowątkowego. Procesor graficzny w architekturze CUDA może być traktowany jako procesor SIMD z pamięcią wspólną. W niniejszym artykule przedstawiono zastosowanie CUDA do rozwiązania problemu 3–SAT. Przedstawione zostały 3 wersje algorytmu oraz wyniki przeprowadzonych badań eksperymentalnych.
EN
The NVIDIA's CUDA architecture is multi–core GPU architecture with the multithreaded processing model. The GPU of CUDA architecture can be treated as a SIMD processor with shared memory. This work presents solving the 3–SAT problem using CUDA architecture. Three versions of algorithm are proposed. Apart from that the results of experimental tests are presented.
3
Content available remote Parallelization of calculations using GPU in optimization approach for macromodels construction
Stakhiv P., Strubytska I., Kozak Y.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 3a
7-9
EN
Construction of mathematical models for nonlinear dynamical systems using optimization requires significant computation efforts to solve the optimization task. The most CPU time is required by optimization procedure for goal function calculations, which is repeated many times for different model parameters. This allows to use processors with SIMD architecture of calculation parallelization. The effectiveness of such parallelization is the subject of investigation in this paper.
PL
Rozwiązywanie problemów optymalizacyjnych dla nieliniowych układów dynamicznych wymaga dużych nakładów obliczeniowych. Większość czasu procesora pochłaniane jest przez obliczanie wartości funkcji celu, co powtarzane jest wielokrotnie dla różnych parametrów modelu. Dzięki temu możliwe jest wykorzystanie architektury SIMD do zrównoleglenia obliczeń. Przedmiotem przedstawionych badań jest efektywność takiego zrównoleglenia.
4
Implementacja arytmetyki przedziałowej z wykorzystaniem rozszerzeń multimedialnych SSE oraz zmodyfikowanej metody dzielenia przedziałowego
Pilarek M.
Metody Informatyki Stosowanej
|
2010
|
nr 2 (23)
127-135
PL
Otrzymane wyniki badań potwierdzają, że zastosowanie rozszerzeń multimedialnych SSE w zagadnieniach związanych z arytmetyka˛ przedziałową znacznie skraca czas wykonywania obliczeń. Biblioteki Profil/BIAS oraz Boost, które zostały zaimplementowane z pominięciem rozszerzeń multimedialnych wykonują. obliczenia zdecydowanie dłużej. Zastosowanie innego formatu przechowywania przedziałów w pamięci ([a --- a]) oraz odpowiednie zmodyfikowanie operacji arytmetycznych pozwoliło na wykonywanie obliczeń bez ciągłej zmiany trybu zaokrąglania, co nie spowodowało utraty wydajności. Ponadto zastosowana w naszej implementacji zmodyfikowana metoda dzielenia bazująca na koncepcji metody "rozszerzonego przedziałowego zero" pozwala na uzyskiwanie znacznie węższych przedziałów, bez utraty wydajności.
EN
The aim of this paper is to show interval arithmetics implementation using single-instructionmultiple- data (SIMD) SSE (Streaming SIMD Extensions) multimedia instructions, and register set extensions. It was proven previously that SSE extensions can increase performance of interval calculations, since both interval bounds can be kept in one SSE register and all arithmetic operations can be done in parallel. In this work a new approach to the modified interval division is proposed based on the concept of “interval extended zero” method which is a part of this implementation. This method allows us to reduce the undesirable excess width effect. We show the results obtained for several randomly generated matrices using different algorithms (matrix-matrix multiplication, Gauss elimination) and compare them also with results obtained using other interval libraries.
5
HDRLIB: biblioteka do szybkiego przetwarzania obrazów HDR wykorzystująca zaawansowane możliwości procesorów CPU
Mantiuk R.
Metody Informatyki Stosowanej
|
2008
|
nr 4 (Tom 17)
121--127
EN
Development of high dynamic range imaging (HDRI), especially in the display and camera technology, have a significant impact on broader usage of HDR data in image processing, analysis and synthesis. Typical 8-bit graphics pipeline (each red, green, and blue color channels stored in 8-bits) is replaced with the HDR pipeline, in which color is represented by floating point values. The HDRI pipeline does not suffer from many problems of 8-bit systems The most important advantage of HDRI is the possibility of storing full range of luminance and chrominance visible by HVS (Human Visual System). Unfortunately, HDR images are significantly greater than in 8-bit systems. Therefore speed and effectiveness of their processing are especially important for practical applications. In the paper we propose using SIMD and multi-threading CPU technologies to speed-up HDRI processing. We present new architecture of HDRI, in which the attention was paid on memory access optimization, effectiveness of vector data processing and parallelization of computations. We test proposed solution based on a novel and original implementation and discusse achieved speed-ups.
6
Fast implementation of 16-bit FIR filters for AltiVec architecture
Kraszewski G.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 4
58-60
EN
The paper presents parallelized structures of 16-bit integer, one-dimensional FIR filters optimized for AltiVec SIMD processing unit used in PowerPC processor family. As FIR filtering, like most of DSP kernels, is memory bandwidth limited, proposed structures minimize number of memory accesses, increasing filter computation speed. Performance of three alternative filter structures is compared and analysed.
PL
Zaprezentowano zrównoleglone struktury 16-bitowych, stałoprzecinkowych, jednowymiarowych filtrów o skończonej odpowiedzi impulsowej, przeznaczone do implementacji na jednostce wektorowej AltiVec procesorów z rodziny PowerPC. Zadanie filtracji SOI, podobnie jak wiele procedur DSP, jest ograniczone szybkością pamięci. Proponowane struktury minimalizują liczbę dostępów do pamięci, zwiększając w ten sposób szybkość obliczeń. Porównano i przeanalizowano wydajność trzech alternatywnych struktur filtrów.
7
Content available remote A PC-based real-time stereo vision system
Di Stefano L., Marchionni M., Mattoccia S.
Machine Graphics and Vision
|
2004
|
Vol. 13, No. 3
197-220
EN
This paper describes a stereo vision system that enables real-time dense depthmeasurements on a personal computer. The system relies on a very efficient stereo matching engine that, unlike many other approaches which use two distinct matching phases in order to detect unreliable matches, uses a single matching phase. Our matching engine allows for rejecting most unreliable matches by exploiting violations of the uniqueness constraint as well as analysing behaviour of correlation scores. Real-time capability has been achieved by deploying very efficient incremental calculation schemes aimed at avoiding redundant calculations and parallelising the computationally expensive portion of the code with Single Instruction Multiple Data (SIMD) parallel instructions, available nowadays on almost any state-of-the-art general purpose microprocessors. Experimental results on real stereo sequences and preliminary results concerning a 3D people tracking/counting application show the effectiveness of the proposed PC-based stereo vision system for real-time applications.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.