Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 1

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  RISC microprocessor
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
Artykuł stanowi wprowadzenie do projektowania pamięci podręcznej cache pierwszego poziomu. Czytelnik powinien tu znaleźć niezbędną wiedzę przed rozpoczęciem etapu projektowania. Krótko przedstawiono prosty przykład zaprojektowanej pamięci cache. Do opisu tego projektu został wykorzystany język Verilog, ze względu na wiele swych zalet.
EN
The introduction to designing of the first Ievel data-cache memory is presented in this paper. At the end of the paper a brief example of a data-cache design is introduced. The reader can also get knowledge, wchich may be found very useful during first attempts to design cache memories. Verilog HDL was selected as a programming and designing tool because of its simplicity and many virtues.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.