Wyniki wyszukiwania - BazTech

1

Temperature-controlled oscillator and dedicated microcontroller for dynamic thermal management

Frankiewicz M., Kocanda P., Gal R, Kos A.

International Journal of Microelectronics and Computer Science

|

2014

|

Vol. 5, nr 2

81--86

EN

The paper describes UMC CMOS 0.18 pm (1.8 V) implementation of OctaLynx D microcontroller. The processor is 8-bit RISC structure with built-in Dynamic Thermal Management Unit cooperating with Temperature-Controlled Oscillator. The Dynamic Thermal Management Unit consists of clock source multiplexer, thermal interrupts control unit and special registers containing information of present chip temperature, oscillator frequency control signal and status/control bits. Processor core was written in Verilog hardware description language and designed in top-down technique while memories and analogue parts were designed in full custom technique. The system was fabricated and tested in the laboratory equipped with the thermal chamber. Some test results and software prepared for the microcontroller are presented.

2

Ewolucja ISA – wierzchołek góry lodowej

Komorowski W.

Zeszyty Naukowe Dolnośląskiej Wyższej Szkoły Przedsiębiorczości i Techniki. Studia z Nauk Technicznych

|

2012

|

Nr 1

73--94

PL

Lista rozkazów stanowiąca główny atrybut architektury każdego komputera zmieniała się zależnie od dostępnej technologii i wymagań stawianych przez użytkowników. W artykule opisano kilka rozwiązań ISA (Instruction-Set Architecture) – kluczowych w historii informatyki, wskazując na uwarunkowania istniejące w czasie ich powstawania. Przedstawiono powody zmiany paradygmatu projektowania CISC-RISC w latach osiemdziesiątych. Scharakteryzowano istotę przetwarzania równoległego – od potokowości, przez superskalarność i organizacje VLIW aż do przetwarzania masywnie równoległego w obecnych superkomputerach.

EN

Instruction-set architecture is determined by many factors, such as technology and users’ demand. The ISA evolution is illustrated on several examples – milestones in computing history: EDSAC, VAX, Berkeley RISC. The early 80’ CISC-RISC turning point in architecture paradigm is explained. A short characteristic of parallel processing is given – starting from pipelining, through superscalar and VLIW processors up to petaflops supercomputers using Massively Parallel Processing technique.

3

ASIC implementation of high efficiency 8-bit 'OctaLynx' RISC microprocessor

Frankiewicz M., Gał R., Gołda A., Brzozowski I., Kos A.

Prace Instytutu Elektrotechniki

|

2012

|

Z. 260

241-253

EN

The paper presents structure of 8-bit RISC microcontroller with 16-bit address bus called OctaLynx. The processor behavior is described by Verilog hardware description language and was fabricated as ASIC in CMOS LF 0.15 m (1.8 V) technology. Before fabrication FPGA tests were run. The integrated circuit consists of the core and some peripherals (8-bit general purpose input-output ports, timers/counters, USART, SPI).The controller was designed for tests of the dynamic power management systems.

PL

Artykuł prezentuje strukturę 8-bitowego mikrokontrolera typu RISC z 16-bitową magistralą adresową nazwanego OctaLynx. Procesor został zaprojektowany z użyciem języka opisu sprzętu Verilog oraz sfabrykowany jako układ ASIC w technologii CMOS LF 0,15 m (1,8 V). Przed fabrykacją wykonane zostały testy w układzie FPGA. Zbudowany układ scalony składa się z jądra i peryferiów (8-bitowych portów I/O, liczników, SPI, USART). Kontroler przeznaczony jest do testów systemów dynamicznego zarządzania mocą w układzie.