Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

1 2011

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: RGB to CIE Lab conversion

Sortuj według:

Ogranicz wyniki do:

Implementacja algorytmu generacji tła wraz z modułem segmentacji obiektów ruchomych i eliminacji cieni w układach FPGA serii Spartan 6

Kryjak T., Komorkiewicz M., Gorgoń M.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

2011

T. 15, z. 3

197-217

W artykule opisano implementację systemu detekcji obiektów ruchomych składającego się z kamery cyfrowej, układu FPGA Spartan 6 oraz monitora LCD. Zastosowano metodę detekcji obiektów opartą na obrazach różnicowych, stosując następujące algorytmy: generacja tła, odejmowanie tła i usuwanie cieni. Dokonano modyfikacji i adaptacji algorytmów do potrzeb implementacji FPGA. Podstawą działania systemu są moduły zaimplementowane w języku VHDL: wielowariantowej generacji tła oraz segmentacji obiektów ruchomych na podstawie analizy wartości jasności, koloru i tekstury. Dodatkowo opisano budowę, zaimplementowanych w języku Verilog, modułów umożliwiających komunikację z kamerą, wykonanie transformacji Bayera, konwersji przestrzeni barw RGB na CIE Lab oraz szybkiego interfejsu do zewnętrznej pamięci RAM DDR3. Ponadto w pracy zaprezentowano zużycie zasobów FPGA dla poszczególnych modułów oraz wyniki testów wykonanego systemu.

The article describes an implementation of a moving object detection system consisting of a digital camera, a Spartan 6 FPGA device and a LCD monitor. The object detection method is based on differential images. It uses the following algorithms: background generation, background subtraction and shadow removal. The basis of the system are two modules designed in VHDL: advanced background generation and moving objects segmentation based on brightness, colour and texture analysis. In addition the construction of modules allowing communication with the camera, execution of the Bayer transform, RGB to CIE Lab colour space conversion and fast interface to the external DDR3 RAM is described. The paper also presents the usage of FPGA resources and tests results of the proposed system.