Wyniki wyszukiwania - BazTech

1

Universal Address Sequence Generator for Memory Built-in Self-test

Mrozek Ireneusz, Shevchenko Nikolai A., Yarmolik Vyacheslav N.

Fundamenta Informaticae

|

2022

|

Vol. 188 nr 1

41--61

EN

This paper presents the universal address sequence generator (UASG) for memory built-in-self-test. The studies are based on the proposed universal method for generating address sequences with the desired properties for multirun march memory tests. As a mathematical model, a modification of the recursive relation for quasi-random sequence generation is used. For this model, a structural diagram of the hardware implementation is given, of which the basis is a storage device for storing so-called direction numbers of the generation matrix. The form of the generation matrix determines the basic properties of the generated address sequences. The proposed UASG generates a wide spectrum of different address sequences, including the standard ones, such as linear, address complement, gray code, worst-case gate delay, 2i, next address, and pseudorandom. Examples of the use of the proposed methods are considered. The result of the practical implementation of the UASG is presented, and the main characteristics are evaluated.

2

Multiple Controlled Random Testing

Mrozek I., Yarmolik V.

Fundamenta Informaticae

|

2016

|

Vol. 144, nr 1

23--43

EN

Controlled random tests, methods of their generation, as well as their application to the testing of both hardware and software systems are discussed. Available evidences suggest that high computational complexity is one of the main drawback of these methods. Therefore we propose a technique to overcome this problem. In the paper, we introduce the concept of multiple controlled random tests (MCRT) and examine various numerical characteristics in terms of the development of those tests. We prove the effectiveness of the Euclidean distance, as well as we propose an easy computational method of its calculation, in the process of constructing MCRT. The presented approach is evaluated through the experimental study in the context of testing of Random Access Memory (RAM).

3

Inkrementacyjne sekwencje adresowe o niskim narzucie sprzętowym w dwuprzebiegowych testach krokowych

Mrozek I., Yarmolik S. V.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 10

133-135

PL

Jednokrotna realizacja testu krokowego charakteryzuje się stałym i stosunkowo niskim pokryciem uszkodzeń szczególnie w odniesieniu do uszkodzeń uwarunkowanych zawartością. Jedną z technik umożliwiających zwiększenie pokrycia uszkodzeń jest technika wielokrotnego wykonania testu przy zmiennych warunkach początkowych. Kluczowymi warunkami początkowymi mającymi decydujący wpływ na pokrycie uszkodzeń w wieloprzebiegowych testach krokowych jest początowa zawartość pamięci i użyte sekwencje adresowe. W artykule rozważone są dwuprzebiegowe sesje testowe pamięci RAM wykorzystujące w swej istocie mechanizm zmiennych sekwencji adresowych. Literatura dziedziny jasno wskazuje, iż różne sekwencje adresowe mogą prowadzić do zróżnicowanej wydajności procesu testowania. Niezmiernie ważnym problemem jest zatem wybranie odpowiednich sekwencji adresowych uwzględniając przy tym nie tylko pokrycie uszkodzeń ale również koszt wygenerowania tych sekwencji. W publikacji skupiono się zatem na sekwencjach adresowych, których implementacja charakteryzuje się bardzo niskim narzutem sprzętowym. Dlatego przeanalizowano dwuprzebiegowe testy krokowe wykorzystujące inkrementacyjne sekwencje adresowe wygenerowane odpowiednio w oparciu o współczynnik q=1 i q=2.

EN

Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF) To increase faults coverage the multiple run March test algorithms have been used. In a case of multiple memory test execution the consecutive memory address sequences and their relations or optimal set of backgrounds are very important to achieve high fault coverage. In the paper we will focus on short, effective and with low hardware overhead memory test procedures suitable especially for BIST systems Therefore we will analyze two run march tests with address decimation with index q=2, which seems to be easiest to implement as multiple run march test.

4

Generowanie optymalnych wektorów testowych pamięci RAM

Mrozek I., Yarmolik V.

Logistyka

|

2011

|

nr 6

PL

Efektywne wektory testowe i sposoby ich generowania odgrywają znaczącą rolę w testowaniu zarówno oprogramowania jak i sprzętu. Jednym z najtańszych podejść do problemu generowania wektorów testowych jest podejście oparte o wektory losowe. Obecnie w literaturze zaproponowanych zostało wiele nowych metod znacząco poprawiających efektywność testowania losowego należących do grupy kontrolowanego testowania losowego. W podejściu tym wybrane parametry tworzonych wektorów są z góry ustalane. W artykule zaproponowana zostanie nowa metoda generowania wektorów testowych. W proponowanym podejściu jako funkcja ich dopasowania użyta zostanie Maksymalizacja Minimalnej Odległości Hamminga, w odróżnieniu do standardowej odległości Hamminga używanej w podejściu znanym z literatury. Pozwoli to na wygenerowanie optymalnych wektorów testowych, których efektywność sprawdzona zostanie w odniesieniu do uszkodzeń PSF pamięci RAM.

EN

Efficient test vectors and methods of their generation play crucial role in both hardware and software testing. Random testing is a low cost method that can be applied to a wide range of testing problems. Recently, a number of novel techniques, include Antirandom Testing strategies, have been developed to increase the effectiveness of random testing. In this paper, we propose a new algorithm for antirandom test generation. As the fitness function we use Maximal Minimal Hamming Distance (MMHD) rather than standard Hamming distance as is used in the classical approach. This approach allows us to generate optimal test vectors for RAM testing.

5

Analysis of multibackground memory testing techniques

Mrozek I.

International Journal of Applied Mathematics and Computer Science

|

2010

|

Vol. 20, no 1

191-205

EN

March tests are widely used in the process of RAM testing. This family of tests is very efficient in the case of simple faults such as stuck-at or transition faults. In the case of a complex fault model-such as pattern sensitive faults-their efficiency is not sufficient. Therefore we have to use other techniques to increase fault coverage for complex faults. Multibackground memory testing is one of such techniques. In this case a selected March test is run many times. Each time it is run with new initial conditions. One of the conditions which we can change is the initial memory background. In this paper we compare the efficiency of multibackground tests based on four different algorithms of background generation.