Wyniki wyszukiwania - BazTech

1

FPGA-Based high speed two ways parallel histogram computation for grey image

Mahmood Riyadh Zaghlool, Abdullah Hiba-Allah Tariq

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 1

120--123

EN

In this paper approaches to the parallel architecture for local parallel histogram computation is studied. In this method, has been used many number of block RAM in FPGA based, each of them to perform a specific function must use a dual-ported of BRAM memory. These hardware techniques need one array of image and another one array for histogram. To reduce number of cycles in the FPGA implementation of our proposed technique read two operation memories at the same time.

PL

W tym artykule badane są podejścia do architektury równoległej do obliczania lokalnego histogramu równoległego. W metodzie tej wykorzystano wiele bloków pamięci RAM w układzie FPGA, każdy z nich do wykonywania określonej funkcji musi wykorzystywać dwuportową pamięć BRAM. Te techniki sprzętowe wymagają jednej tablicy obrazu i drugiej tablicy dla histogramu. Aby zredukować liczbę cykli w implementacji FPGA proponowanej przez nas techniki odczytujemy jednocześnie dwie pamięci operacyjne.

2

A comprehensive study of classical heuristic algorithms used in the process of solving transportation problem

Szwarc Krzysztof, Boryczka Urszula, Twaróg Sebastian, Szołtysek Jacek

LogForum

|

2019

|

Vol. 15, no. 3

390--401

EN

Background: Transportation Problem (TP) is a special case of integer programming, characterised by indisputable practical significance (in particular in the area of logistics). For this reason, many techniques have been proposed to solve the problem both in optimum and approximate manner. The problem of selecting an effective technique for determining a suboptimal solution for TP was addressed by many researchers, however the implementation of only certain heuristics, 'test bed' applied, as well as non-performance of statistical tests make it impossible to clearly identify the recommended approach to application of heuristics in TP, leaving a research gap which determined the writing of this article. The additional purpose of this paper is to provide a summary of selected approximate methods, taking into consideration the number of iterations necessary to design the optimal solution by means of Modified Distribution (MODI) method and to demonstrate potential correlations between the parameters describing a problem instance and the efficiency of the methods. Methods: This paper presents a comparative study of four classic techniques (NWC, LCM, VAM and RAM). The tests were performed on three sets of 2,500 pseudo-randomly generated tasks and the observations were also checked by means of the Wilcoxon Signed-Rank Test and Pearson correlation coefficient. Results: The results confirms that VAM is characterised by a significant quality of the determined results, whereas NWC develops solutions of low efficiency. However, contrary to the observations made for small TP instances, RAM was characterised by a higher error value than LCM for huge set, demonstrating the impossibility to generalise results obtained for small problems (presented e.g. in literature), in order to determine their efficiency for higher instances. Conclusions: It is recommended to apply VAM both for the determination of initial solution in MODI method and for performing allocation of resources, using only heuristics. However, taking into consideration the utilitarian approach and possible occurrence of the necessity to solve TP instances without using the appropriate software, it is recommended to use LCM for solving large instances of TP. The presence of strong correlation between the number of nodes describing the TP instance and the number of iterations necessary to determine the optimal solution by MODI method has been identified.

PL

Wstęp: Zagadnienie transportowe (ZT) jest specjalnym przypadkiem programowania całkowitoliczbowego, charakteryzującym się niekwestionowanym znaczeniem praktycznym (w szczególności w obszarze logistyki). Z tego powodu powstało wiele technik przeznaczonych do rozwiązywania problemu zarówno w sposób optymalny, jak i przybliżony. Problem wyboru efektywnej metody konstruowania suboptymalnego rozwiązania dla ZT został poruszony przez wielu badaczy, jednakże zastosowanie przez nich tylko niektórych heurystyk, użyte "łoże testowe", a także brak przeprowadzenia testów statystycznych uniemożliwiają jednoznaczne określenie odpowiedniego podejścia do stosowania heurystyki w ZT, pozostawiając lukę badawczą, która stała się inspiracją do napisania niniejszego artykułu. Dodatkowym celem artykułu jest porównanie wybranych metod przybliżonych, z uwzględnieniem liczby iteracji niezbędnych do zaprojektowania optymalnego rozwiązania za pomocą metody Modified Distribution (MODI) oraz wykazanie potencjalnych korelacji pomiędzy parametrami opisującymi instancję problemu a skutecznością technik. Metody: W pracy przedstawiono badania porównawcze czterech klasycznych heurystyk (NWC, LCM, VAM i RAM). Testy przeprowadzono na trzech zestawach zadań, składających się z 2500 pseudolosowo wygenerowanych instatacji problemu. Obserwacje potwierdzono za pomocą testu Wilcoxon Signed-Rank i współczynnika korelacji liniowej Pearsona. Wyniki: Badania potwierdzają, że VAM charakteryzuje się znaczącą jakością wyznaczonych wyników, podczas gdy NWC konstruuje rezultaty o niskiej jakości. W przeciwieństwie do wyników sformułowanych dla niewielkich instatacji ZT, wyniki metody RAM dla dużego zbioru charakteryzowały się wyższą wartością błędu niż rezultaty LCM, wykazując brak możliwości uogólnienia wniosków prawdziwych dla małych problemów (przedstawionych np. w literaturze przedmiotu). Wnioski: Zaleca się stosowanie VAM zarówno do określania bazowego rozwiązania w metodzie MODI, jak i do przygotowania alokacji zasobów, w przypadku korzystania wyłącznie z heurystyk. Biorąc jednak pod uwagę podejście utylitarne i możliwość wystąpienia konieczności rozwiązywania instancji ZT bez użycia odpowiedniego oprogramowania, zaleca się stosowanie LCM do rozwiązywania dużych instancji problemu. Zidentyfikowano także silną korelację pomiędzy liczbą węzłów opisujących instancję ZT a liczbą iteracji niezbędnych do określenia optymalnego rozwiązania za pomocą metody MODI.

3

Comparison of different methods of flight data logging used in multirotor UAVs

Gąsior P., Bondyra A., Gardecki S.

Measurement Automation Monitoring

|

2017

|

Vol. 63, No. 5

168--170

EN

This paper describes the comparison of different methods of flight data logging in multirotor unmanned aerial vehicles. Solutions used in commercial avionics systems are presented and compared with the current design developed by authors. Based on the literature and analyzed examples, requirements for two separate logging systems are formulated. This approach allowed to modify current solutions and develop new methods for the high frequency data logging. Three different memory storages were considered for this task - SD card, RAM and external NAND Flash. Based on the theoretical calculations, developed prototypes and performed experiments, the best solution was selected.

4

Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych

Kołopieńczyk M., Barkalov A., Titarenko L.

Pomiary Automatyka Kontrola

|

2013

|

R. 59, nr 8

776--780

PL

W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Moore’a z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA (ang. Field Programmable Gate Array, FPGA). Zaproponowana metoda bazuje na kodowaniu pewnej wybranej części zbioru warunków logicznych przez dodatkowe zmienne. W artykule zostanie zaprezentowany przykład projektowania układu.

EN

The model of the Moore finite state machine (FSM) is very often used for representing a control unit [1]. Nowadays, two classes of programmable logic devices: complex programmable logic devices (CPLD) and field-programmable gate arrays (FPGA) are used for implementing logic circuits of FSMs [2, 3]. This paper deals with FPGA-based Moore FSMs. It is very important to use EMBs in the logic design. It leads to decreasing in both the number of interconnections and chip area occupied by an FSM logic circuit. In turn, it results in decrease in the propagation time as well as the consumed power of a circuit [9]. A lot of methods for implementing an FSM logic circuit with RAMs are known [10 – 19]. For rather complex FSMs, the method of replacement of logical conditions [20] is used. In this case, optimization efforts target hardware reduction for the multiplexer executing the replacement. In this paper we propose a method based on existence of pseudoequivalent states of the Moore FSM for solving this problem [21]. The method is based on replacement of some part of the set of logical conditions by additional variables. It results in diminishing the number of LUTs in the multiplexer used for replacement of logical conditions. To represent a control algorithm, the language of graph-schemes of algorithms [20] is used. An example of application of the proposed design method is given.

5

Efektywne wykrywanie uszkodzeń PSF oparte o zmianę adresacji w iteracyjnym procesie testowania pamięci RAM

Mrozek I.

Logistyka

|

2011

|

nr 6

PL

Artykuł przedstawia propozycję zastosowania testów typu March do efektywnego wykrywania uszkodzeń złożonych (uszkodzeń wiążących zależnością wiele komórek pamięci) występujących w pamięci RAM. Proponowana idea pozostawia niezmienione wartości w testowanym układzie po zakończeniu sesji testowej. Może zatem być używana do cyklicznego testowania pamięci podczas normalnej pracy urządzeń elektronicznych zawierających pamięć RAM. Przedstawiana technika pozwala z bardzo wysokim prawdopodobieństwem wykryć wszystkie istniejące w pamięci uszkodzenia złożone. Zastosowanie w proponowanej idei testów typu March gwarantuje również wykrycie wszystkich uszkodzeń prostych znajdujących się w pamięci.

EN

This paper develops the new solution for memory testing based on transparent memory tests in terms of pattern sensitive faults detection. Previous research has outlined that the only march tests can be in use now to test modern memory chips. Their transparent versions are very efficient for the simple fault diagnoses. The solution has been proposed in this paper dealing with the extension of known algorithms for the case of pattern sensitive faults. Using march test according to the proposed technique it is possible to detect pattern sensitive memory faults with a very high probability.

6

Wieloprzebiegowe testy krokowe pamięci RAM

Mrozek I., Yarmolik V.

Logistyka

|

2010

|

nr 2

PL

Tradycyjne testy pamięci oparte o pojedynczy przebieg posiadają stałą i dość niską wydajność w odniesieniu do uszkodzeń uwarunkowanych zawartością (PSF). Celem zwiększenia tej wydajności stosuje się m.in. testowanie wieloprzebiegowe w których ten sam test bazowy realizowany jest wielokrotnie przy zmienianych warunkach początkowych. W artykule uwaga skupiona zostanie na porównaniu różnych testów krokowych i możliwości ich wykorzystania w technice testowania wieloprzebiegowego. Porównanie to oparte będzie o zdefiniowany współczynnik ważonej wydajności testów pozwalający w bardziej obiektywny sposób określić wydajność testu.

EN

Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF). To increase faults coverage the multiple run March test algorithms have been used. This article will focus mainly on the comparison of different tests and the possibility of their use in the multiple run memory tests technique. This comparison will be based on the defined Weighted Fault Coverage measure for March Test. It allows to us in a more objective way to determine test performance.

7

Transparentne testowanie pamięci RAM

Busłowska E., Brzozowski M., Mrozek I.

Wiadomości Elektrotechniczne

|

2006

|

nr 7

25-28

PL

Omówiono strategię testowania pamięci RAM w oparciu o testy krokowe i analizę sygnatur, stosowaną w fazie produkcji oraz podczas eksploatacji.

EN

The paper presents strategy of testing of RAMs, based on stepping tests and signature analysis, used on produetion and operating level.

8

Zespół sterująco-pomiarowy dla sterownika do badań tribologicznych zbudowany z wykorzystaniem mikroprocesora jednoukładowego 87C552

Podraza E.

Problemy Eksploatacji

|

2000

|

nr 1

153-160

PL

Mikroprocesor 87C552 posłużył do zbudowania zespołu sterująco-pomiarowego sterownika do badań tribologicznych [L. 5]. Zespół składa się z modułu pomiarowo-sterującego z mikroprocesorem i z modułu przełącznikowego. Podobnie jak w innych konstrukcjach, np. opisanych w [L. 3], zastosowano prostą budowę sprzętową i rozbudowane oprogramowanie. Jako pamięć danych zastosowano pamięć danych RAM o pojemności 128 kB, podzieloną na dwa bloki po 64 kB. Pamięć RAM służy do przechowywania wyników pomiarów. Moduł sterujący pracuje w pętli programowej: sterowani – pomiar – współpraca z PC. W przypadkach w których potrzebna jest duża częstotliwość wykonywania pomiarów, (np. 20 pomiarów/sek.), sterownik zawiesza wykonywanie pętli programowej i wykonuje tylko podprogram pomiarów szybkich z zapisem wyników do pamięci RAM. Po zakończeniu pomiarów szybkich następuje powrót do wykonywania głównej pętli programowej.

EN

Microprocessor 87C522 was a base for designing of measurement-control unit for tribologic tester [L. 5]. The unit consist of two modules: measurement-control module with microprocessor and auxiliary switching module. A 128kB memory divided into two blocks was used as a data register. The microprocessor works in a program loop: measurements - control - data transfer to PC. In case, where high measurement frequency is necessary, microprocessor carries out measurements an writes down results into a RAM memory. After this data can be read by a computer.