Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: PSpice simulations

Sortuj według:

Ogranicz wyniki do:

High-Frequency Power Amplitude Modulators with Class-E Tuned Amplifiers

Modzelewski J., Mikołajewski M.

Journal of Telecommunications and Information Technology

2008

nr 4

79-86

A high-frequency power amplifier used in a drain amplitude modulator must have linear dependence of output HF voltage Vo versus its supply voltage VDD. This condition essential for obtaining low-level envelope distortions is met by a theoretical class-E amplifier with a linear shunt capacitance of the switch. In this paper the influence of non-linear output capacitance of the transistor in the class-E amplifier on its Vo(VDD) characteristic is analyzed using PSPICE simulations of the amplifiers operating at frequencies 0.5 MHz, 5 MHz and 7 MHz. These simulations have proven that distortions of theVo(VDD) characteristic caused by non-linear output capacitance of the transistor are only slight for all analyzed amplifiers, even for the 7 MHz amplifier without the external (linear) shunt capacitance. In contrast, the decrease of power efficiency of the class-E amplifier resulting from this effect can be significant even by 40%

A 0.18um CMOS 15MW current -mode FLF linear phase filter with gain boost

Zhu X., Sun Y., Moritz J.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2007

T. 12

35-42

The design and implementation of a CMOS continuous-time follow-the-leader-feedback (FLF) filter is described. The filter is implemented using a fully-differential linear, low voltage and low power consumption operational transconductance amplifier (OTA) based on a source degeneration topology. PSpice simulations using a standard TSMC 0.18um CMOS process with 2V power supply have shown that the cut-off frequency of the filter ranges from 55MHz to 160MHz and dynamic range is about 45dB. The group delay is less than 5% over the whole tun-ing range; the maximum power consumption is 15mW only.

W artykule przedstawiono projekt i implementację w technologii CMOS filtru FLF (follow-the-leader-feedback) z czasem ciągłym. Filtr został zaimplementowany z wykorzystaniem różnicowych liniowych niskonapięciowych transkonduktorów (OTA) o małym poborze mocy. Symulacje PSpice wykorzystujące parametry standardowego procesu TSMC 0,18[mi]m CMOS z napięciem zasilania 2V wykazały że częstotliwość odcięcia filtru zawiera się w granicach od 55 MHz do 160 MHz, a dynamika wynosi około 45 dB. Opóźnienie grupowe jest mniejsze od 5% w całym zakresie strojenia, a maksymalny pobór mocy wynosi zaledwie 15mW.