Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Przegląd Elektrotechniczny

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: P-inwariant

Sortuj według:

Ogranicz wyniki do:

Assigning the cover of Petri nets with subnets of the automatic type

Dylewski R.

Przegląd Elektrotechniczny

2013

R. 89, nr 11

285-289

In the article the problem of the decomposition of a concurrent digital automaton for its state machine components is considered. A new method of cover is proposed with safe, live and reversible Petri nets. In order to determine basic and correct P-invariants which generate strongly connected subnets of the state machine type the suitable linear programming problem based on the matrix of marking corresponding to the global states of the net is used. The operating of the method for the example Petri nets is illustrated and benefits in relation to other methods are presented.

W artykule rozważa się problem dekompozycji współbieżnego automatu cyfrowego na jego sekwencyjne składowe automatowe. Zaproponowano nową metodę pokrycia bezpiecznych, żywych i powracanych sieci Petriego. Do wyznaczania p-inwariantów podstawowych i poprawnych, generujących mocno spójne podsieci typu maszyna stanów używa się odpowiedniego zadania programowania liniowego, bazującego na macierzy znakowań odpowiadającej stanom globalnym sieci. Zilustrowano działanie metody dla przykładowych sieci Petriego i przedstawiono zalety w stosunku do innych metod.

Zastosowanie programowania liniowego do badania sieci Petriego

Dylewski R., Adamski M., Jabłoński J.

Przegląd Elektrotechniczny

2011

R. 87, nr 11

159-163

W literaturze przedmiotu, proponuje się wykorzystywanie metod algebry liniowej (LA) do badania strukturalnych i dynamicznych własności sieci Petriego, zwracając uwagę na zalety techniki ILP (Integer Linear Programming). Bezkrytyczne stosowanie ogólnych, uniwersalnych procedur matematycznych o stosunkowo dużej sprawności obliczeniowej prowadzi jednak do niepotrzebnego wygenerowania dużej liczby zbytecznych rezultatów. Projektant rekonfigurowalnego sterownika logicznego (RLC) zmuszany jest do pracochłonnej selekcji trudnych do intuicyjnego zinterpretowania wyników analizy, nieprzydatnych w trakcie projektowania matrycowego układu cyfrowego. W artykule dokonano krótkiego, krytycznego przeglądu dotychczas stosowanych metod analizy sieci Petriego z wykorzystaniem technik ILP. Pokazano sposób racjonalnego wykorzystania ILP do wyznaczania i efektywnej selekcji inwariantów bezpiecznej sterującej sieci Petriego, z pominięciem jej znakowań pozornych umiejscowionych wśród potencjalnie osiągalnych stanów globalnych i przemieszanych razem z rzeczywistymi stanami globalnymi.

The paper presents a novel part of well known design methodology for Reconfigurable Logic Controllers implementation, which starts from a suitable cover of the control interpreted Petri net by means of the minimal number of its proper state machine (SM) components. The proposed analysis procedure is based both on Integer Linear Programming (ILP) and structural theory of Petri nets. The number of generated P-invariants, treated as candidates for covering all places of the net, is usually too surplus and contains subsets which do not define State Machine components. Some of P-invariants do not properly define state machine components because they have no intersection or they have more then one intersection with real distributed global states of the control interpreted net. Another well known drawback of the known ILP methods is the generation of several spurious global states of Petri net, whih are mixed in potential reachability graph with real global ststes, taken from dynamic reachability graph. The spurious global states shoud be eliminated during matrix calculations and P-invariants that do not define proper state machine components of the net rejected as soon as possible. The paper proposes a noell ILP-based method for finding a minimal number of P-invariants covering the net. The results of the new method can be used for decomposition of the control interpreted Peri net into linked parallel modules or its local state encoding before its direct structured mapping to Hardware Description Languages.