Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Elektronika : konstrukcje, technologie, zastosowania

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: Networks on Chip

Sortuj według:

Ogranicz wyniki do:

Multi-core realization of audio decoders utilizing on-chip networks

Dziurzański P., Mąka T.

Elektronika : konstrukcje, technologie, zastosowania

2008

Vol. 49, nr 5

67-70

An approach for realization a NoC-based Multicore chips implementing audio decoder algorithms is presented in this paper. We utilize the proposed multi-path routing algorithm and heuristic algorithms for core mapping in order to balance transfers between cores in the target chip and minimize them in the final realization. The proposed approach are used for generating a NoC-based device model realizing three popular audio decoder algorithms. The experimental results confirming the applicability of proposed approach are provided.

Zaprezentowano podejście do realizacji wielordzeniowych układów opartych na sieciach wewnątrzukładowych implementujących dekodery dźwięku. W tym celu zaproponowano wielościeżkowy algorytm rutingu oraz heurystyki do odwzorowanie rdzeni wyrównujących i zmniejszających transfery między rdzeniami w docelowym układzie. Omówione podejście zostało użyte do wygenerowana modelu układu realizującego trzy popularne algorytmy dekodowania dźwięku. Zaprezentowane badania eksperymentalne potwierdzają zalety proponowanego podejścia.

Network-on-Chip-based realization of a lossless compression system

Dziurzański P., Ulacha G.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 7

15-19

A new implementation of an architecture for lossless compression based on subpredictors blending is described in this paper. This implementation utilizes the Network-on-Chip architecture with packet-switching approach. Experimental results show that the proposed algorithm is slightly more efficient than other one-pass blending techniques known in the literature, whereas the proposed hardware realization is much faster than its software counterparts and requires significantly less wires than the dedicated-wiring approach.

Opisano nowy algorytm i implementację architektury dedykowanej bezstratnej kompresji, wykorzystującej metodę mieszanych predyktorów. Przedstawiona implementacja stosuje sieci wewnątrzukładowe z przełączaniem pakietów. Badania eksperymentalne pokazują, że przedstawiony algorytm jest bardziej efektywny niż inne jednoprzebiegowe metody mieszania predyktorów, a zaproponowana implementacja sprzętowa jest dużo szybsza niż jej programowy odpowiednik i wymaga znacznie mniej traktów połączeniowych niż podejście z dedykowanymi połączeniami.