W artykule przedstawiono wyniki symulacji tranzystora LJFET wykonanego na podłożu 4H-SiC. Wbudowane w symulator ATLAS parametry materiałowe i modele przerwy energii zabronionych, ruchliwości i jonizacji zderzeniowej rozszerzono i uzupełniono o dane zaczerpnięte z literatury. Parametry struktury tranzystora LJFET optymalizowano pod kątem uzyskania maksymalnej wartości napięcia przebicia (Vbr) i minimalnej rezystancji charakterystycznej w stanie włączenia (Ron). Po zmodyfikowaniu zaproponowanej struktury otrzymano wartość Vbr = 1020 V i Ron = 15,7 mWcm ².
EN
4H-SiC lateral junction field-effect transistor structure (LJFET) was simulated in ATLAS software. Implemented material parameters and physical models of temperature dependence of energy bandgap, electric field dependence of carrier mobility and impact ionization were extended by latest literature data. LJFET breakdown voltage (Vbr) and on-state specific resistance (Ron) were investigated to maximize Figure of Merit (FOM). Breakdown voltage of 1020 V and on-state specific resistance of 15.7 mWcm ² were achieved finally.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.