Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: Integer Linear Programming

Sortuj według:

Ogranicz wyniki do:

A new Integer Linear Programming and Quadratically Constrained Quadratic Programming Formulation for Vertex Bisection Minimization Problem

Jain P., Saran G., Srivastava K.

Journal of Automation Mobile Robotics and Intelligent Systems

2016

Vol. 10, No. 1

69--73

Vertex Bisection Minimization problem (VBMP) consists of partitioning a vertex set V of graph G = (V, E) into two sets B and B′ where ∣B∣ = [\v|/2] such that vertex width (VW) is minimized where vertex width is defined as the number of vertices in B which are adjacent to at least one vertex in B′. It is an NP-complete problem in general. VBMP has applications in fault tolerance and is related to the complexity of sending messages to processors in interconnection networks via vertex disjoint paths. In this paper, we have proposed a new integer linear programming (ILP) and quadratically constrained quadratic programming (QCQP) formulation for VBMP. Both of them require number of variables and constraints lesser than existing ILPs and QCQP. We have also implemented ILP and obtained optimal results for various classes of graphs. The result of the experiments with the benchmark graphs shows that the proposed model outperforms the state of the art. Moreover, proposed model obtains optimal result for all the benchmark graphs.

Zastosowanie programowania liniowego do badania sieci Petriego

Dylewski R., Adamski M., Jabłoński J.

Przegląd Elektrotechniczny

2011

R. 87, nr 11

159-163

W literaturze przedmiotu, proponuje się wykorzystywanie metod algebry liniowej (LA) do badania strukturalnych i dynamicznych własności sieci Petriego, zwracając uwagę na zalety techniki ILP (Integer Linear Programming). Bezkrytyczne stosowanie ogólnych, uniwersalnych procedur matematycznych o stosunkowo dużej sprawności obliczeniowej prowadzi jednak do niepotrzebnego wygenerowania dużej liczby zbytecznych rezultatów. Projektant rekonfigurowalnego sterownika logicznego (RLC) zmuszany jest do pracochłonnej selekcji trudnych do intuicyjnego zinterpretowania wyników analizy, nieprzydatnych w trakcie projektowania matrycowego układu cyfrowego. W artykule dokonano krótkiego, krytycznego przeglądu dotychczas stosowanych metod analizy sieci Petriego z wykorzystaniem technik ILP. Pokazano sposób racjonalnego wykorzystania ILP do wyznaczania i efektywnej selekcji inwariantów bezpiecznej sterującej sieci Petriego, z pominięciem jej znakowań pozornych umiejscowionych wśród potencjalnie osiągalnych stanów globalnych i przemieszanych razem z rzeczywistymi stanami globalnymi.

The paper presents a novel part of well known design methodology for Reconfigurable Logic Controllers implementation, which starts from a suitable cover of the control interpreted Petri net by means of the minimal number of its proper state machine (SM) components. The proposed analysis procedure is based both on Integer Linear Programming (ILP) and structural theory of Petri nets. The number of generated P-invariants, treated as candidates for covering all places of the net, is usually too surplus and contains subsets which do not define State Machine components. Some of P-invariants do not properly define state machine components because they have no intersection or they have more then one intersection with real distributed global states of the control interpreted net. Another well known drawback of the known ILP methods is the generation of several spurious global states of Petri net, whih are mixed in potential reachability graph with real global ststes, taken from dynamic reachability graph. The spurious global states shoud be eliminated during matrix calculations and P-invariants that do not define proper state machine components of the net rejected as soon as possible. The paper proposes a noell ILP-based method for finding a minimal number of P-invariants covering the net. The results of the new method can be used for decomposition of the control interpreted Peri net into linked parallel modules or its local state encoding before its direct structured mapping to Hardware Description Languages.