W artykule przedstawiona została wydajna architektura modułu predykcji INTRA dla kodera standardu H.264/AVC obsługującego profil High. Zaprojektowany moduł wyznacza w czasie rzeczywistym wszystkie tryby predykcji INTRA dla sekwencji wideo o formatach o rozdzielczości do 1080p@25fps, przy częstotliwości pracy 100 MHz. Przetwarzanie jest oparte o bloki 4×4, a moduł wyznacza jeden tryb predykcji dla całego bloku 4×4 w jednym takcie zegara. Moduł jest w pełni zgodny z profilem High standardu H.264/AVC, za wyjątkiem trybu MBAFF. Przeprowadzono syntezę modułu dla układów FPGA z rodzin Stratix 2, oraz Virtex 5, a także dla technologii AMS 0,35 urn. Dla każdej z tych technologii uzyskano minimalną częstotliwość pracy powyżej 100 MHz.
EN
This paper presents an efficient architecture of INTRA prediction module for the high-profile H.264/AVC encoder. The designed module supports all possible INTRA prediction modes in real-time, for video sequences of formats up to 1080p@25fps, while working at only 100 MHz. Processing is based on 4×4 blocks, and one prediction mode for the whole 4×4 block is determined in one clock cycle. The design has been verified to be fully compliant with H.264/AVC High Profile, except for MBAFF frame processing mode. The architecture is synthesized for FPGA Stratix 2 and Virtex 5 devices and the AMS 0.35 urn technology. The maximal operating frequency is greater than 100 MHz.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.