Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 3

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: Galois field

Sortuj według:

Ogranicz wyniki do:

Havliček-Tietze configurations in various projective planes

Jakóbowski J., Kacperek D.

Demonstratio Mathematica

2014

Vol. 47, nr 4

979--988

A. Lewandowski and H. Makowiecka proved in 1979 that existence of the Havliček–Tietze configuration (shortly H - T) in the desarguesian projective plane is equivalent to existence in the associated field, a root of polynomial x2 + x + 1, different from 1. We show that such a configuration exists in every projective plane over Galois field GF(p2) for p ≠ 3. As it has been demonstrated, in a projective plane over arbitrary field F, each hexagon contained in H - T, satisfies the Pappus–Pascal axiom, even if F is noncommutative. Moreover, such a hexagon either is pascalian or has exactly one pair of opposite sides intersecting at a point collinear with two points not belonging to these sides. In particular, all such hexagons are pascalian iff char F = 2. For the (noncommutative) field of quaternions, we have determined the set of all roots of the mentioned polynomial. Every H - T is the special Pappus configuration, in which three main diagonals of the hexagon are concurrent.

Implementacja sprzętowa wybranych elementów gcm-aes w układzie programowalnym na karcie netfpga

Romaszkan W., Kasperek J., Rajda P., Pacyna P., Konorski J.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2013

T. 21

7--19

Artykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania danych, przy uwzględnieniu ograniczonych zasobów układów programowalnych.

The paper reports on the design and implementation of a Galois GF(2128) multiplier for use in AES-GCM encryption module. The GF(2128) multiplier has been designed to satisfy the requirements and constraints of FPGA circuits on NetFPGA1G and NetFPGA10G development boards.

DAVINCI Codes as Example of High Performance Non-Binary LDPC

Kiedrowski Ł., Gierszal H., Hołubowicz W., Flizikowski A.

Electronics and Telecommunications Quarterly

2009

Vol. 55, No 3

417-433

The article presents a new family of non-binary LDPC which has been elaborated within a framework of DAVINCI project. They are based on a finite field GF(64). We compare their error rate to other channel coding techniques. Results prove that DAVINCI codes allow improving the coding performance.