Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  FPGA programmable devices
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Sterownik FPGA do badań napędów z przełączalnymi silnikami reluktancyjnymi
PL
W artykule przedstawiono układ szybkiego sterownika przełączalnych silników reluktancyjnych (SRM), przeznaczonego do badań parametrów wysokoobrotowych napędów z tego typu maszynami. Sterownik wykonano w oparciu o układ FPGA, w celu ograniczenia czasu realizacji algorytmu sterowania i opóźnień sygnałów sterujących względem sygnałów wejściowych z czujnika położenia kątowego wirnika. Elementy peryferyjne podłączono do sterownika poprzez pętle prądowe w celu ograniczenia zakłóceń sygnałów sterujących. Układ wyposażono w czujniki pomiarowe napięcia i prądu, wykorzystywane w procesie sterowania, umożliwiające jednocześnie rejestrację przebiegów pomiarowych. Zaimplementowany interfejs komunikacyjny USB umożliwia zapis wyników pomiarów w komputerze.
EN
The paper presents a topology of fast switched reluctance motor (SRM) controller, designed for measure parameters of drives, witch based on new supply systems designed for these type of the motors. To reduce an algorithm realization time and delay of output signals in respect to rotor position angle given from encoder, the control system is based on FPGA device. External circuits were connected using current loops to limit the noise of control signals. The system was equipped with voltage and current sensors, used in the control process, which enables simultaneous recording of measuring waveforms. Implemented USB interface allows to save measurement results on a computer.
PL
Zaproponowano wykorzystanie arytmetyki ułamkowej w jednostkach operacyjnych układów typu system-on-chip, implementowanych w nowoczesnych układach FPGA. Pozwala to na redukcję złożoności sprzętowej jednostek arytmetyczno-logicznych w porównaniu z podobnymi jednostkami arytmetycznymi pracującymi z liczbami stałoprzecinkowymi i zmiennoprzecinkowymi o tej samej precyzji. Jako przykład zaproponowano projekt 35-bitowej jednostki arytmetyki ułamkowej, która jest przeznaczona do wykonywania operacji dodawania, mnożenia, dzielenia, mnożenia z dodawaniem i dzielenia z dodawaniem. Architektura zaproponowanej jednostki arytmetycznej jest dostosowana do wewnętrznej struktury rekonfigurowalnych platform firmy Xilinx (jak Virtex II lub Virtex 4), dlatego jej złożoność sprzętowa jest do 4,5 razy mniejsza w porównaniu z podobnymi jednostkami arytmetyki zmiennoprzecinkowej.
EN
In this paper, use of the rational fraction arithmetic in the system-on-chip processing units destined for implementation in modern FPGA devices is proposed. This allows reduction the hardware complexity of the arithmetic-logic units in comparison with similar arithmetic units operating with fixed-point or floating-point numbers with the same precision. As an example, in this paper, the project of the 35-bit rational fraction arithmetic unit is proposed, which is destined to perform addition, multiplication, division, multiplication with addition and division with addition operations. The architecture of the proposed arithmetic unit is adapted to the internal structure of the Xilinx reconfigurable platforms (as for instance Virtex II or Virtex 4), therefore its hardware complexity is up to 4,5 times less in comparison with similar floatingpoint arithmetic units.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.