Wyniki wyszukiwania - BazTech

1

Projekt rekonfigurowalnego układu FPGA do obliczania histogramu

Szczepanek P.

Przegląd Mechaniczny

|

2015

|

nr 7-8

49--51

PL

Histogram jest niezwykle popularnym sposobem przedstawiania wyników różnego rodzaju pomiarów. Istnieje wiele narzędzi umożliwiających obliczanie histogramu. W artykule zaproponowano jedno z rozwiązań oparte na rekonfigurowalnym układzie FPGA. Układy te należą do rodziny reprogramowalnych układów scalonych, które przeżywają w ostatnim czasie bardzo szybki rozwój. Dzięki swojej architekturze, niskopoziomowości i ogromnym możliwościom przetwarzania danych są one bardzo przyszłościowymi narzędziami mającymi niezwykle szeroki wachlarz zastosowań. Z uwagi na duże możliwości FPGA, ich zastosowanie do obliczania histogramu ma szczególne znaczenie wtedy, gdy mamy do czynienia z bardzo szybkim generowaniem dużej ilości danych, z których przetworzeniem poradzi sobie mato które narzędzie poza FPGA. Artykuł opisuje powód wybrania technologii, jaką jest FPGA, do rozwiązania powyższego zadania, założenia techniczne postawione do realizacji projektu oraz jeden ze sposobów obliczania histogramu przez układ FPGA.

EN

Histogram is a very popular way of presenting research's and measurements' results. There are many tools which enable calculating of the histogram. The article presents one of the solutions based on FPGA-circuit. FPGA-circuits are programmable integrated circuits which experience nowadays the rapid development. Due to their architecture and huge data processing capabilities, they are very promising and have a wide range of applications. Considering the processing power of FPGAs, their use for calculating of the histogram is meaningful especially when big amount of data are generated in a very quick way. There are only a few tools except FPGA which are capable to calculate the histogram under such conditions. The article describes reasons why FPGA was chosen in order to solve this task, technical assumptions and the way how FPGA calculates the histogram.

2

Modelowanie mikroprogramowanych układów cyfrowych w FPGA

Pawłowski M., Skorupski A., Gracki K.

Elektronika : konstrukcje, technologie, zastosowania

|

2015

|

Vol. 56, nr 6

26-29

PL

W artkule przedstawiono sposób realizacji układów mikroprogramowanych w strukturach FPGA. Projekt ma na celu zbudowania narzędzia do szybkiego prototypowania złożonych układów mikroprogramowanych. Zaimplementowany układ sterujący może służyć do współpracy z różnymi układami wykonawczymi. W artykule przedstawiono opisy w języku VHDL układu sterowania oraz zaproponowanego jako układ wykonawczy prostego procesora wykonującego kilka podstawowych rozkazów. Pokazano także środowisko sprzętowe i programowe potrzebne do wykorzystania prezentowanego narzędzia, które może być użyteczne do wspomagania procesu nauczania mechanizmów mikroprogramowania w układach cyfrowych.

EN

FPGAs can be applied to rapid prototyping of microprograming circuits. Each microprograming circuits contain two parts: control unit and execution unit. The target of this work is to build friendly tool to use by microprograming device designers. To implement this tool a VHDL environment was used. The some main parts of VHDL description was presented. Because various microprograming circuits used the same control part then we design fixed control unit easily applied to various execution units. But as execution unit we design the simple processor build with arithmetic-logical unit, register block with four registers and additional input register RQ. ALU is equipped only in 8 easy operations. Both modules control unit and execution unit was design using VHDL description. As an example we present VHDL descriptions of MAS unit and register unit. The first description is behavior description and the second one is structure description. The structure description contain all flip-flops because in such case the random access to contents of every registers is possible. In this article we has been show the hardware and software environment able to apply it to implement microprogramed device. This tool was successful tested during didactic process where students needs a short time to design quite complex microprograming device.

3

Implementacja algorytmu syntezy układów odwracalnych w strukturach FPGA

Gracki K., Skorupski A., Pawłowski M., Kerntopf P.

Pomiary Automatyka Kontrola

|

2014

|

R. 60, nr 7

477--479

PL

Synteza układów odwracalnych prowadząca do uzyskania układu optymalnego (składającego się z minimalnej liczby bramek) jest problemem bardzo trudnym. Dlatego często rezygnuje się z optymalności na rzecz prostszych metod projektowania. W niniejszym artykule przedstawiono wyniki prac związanych z możliwością implementacji uniwersalnego układu, który wykorzystuje pewien heurystyczny algorytm i pozwala na realizację dowolnej funkcji trzech zmiennych. Prowadzone prace wykorzystują układy FPGA i ich opisy w języku VHDL.

EN

Optimal synthesis of reversible circuit synthesis is a hard task. This why simpler algorithms are developed for finding suboptimal solutions. We show a simple heuristic algorithm implemented in a programmable FPGA circuit. In this paper the new algorithm and its hardware implementation in VHDL are described. The presented algorithm is based on some feature of reversible functions, namely, on the ordering of columns in the truth table for a given reversible function. We define the so called s-distance as a minimal length of gates cascade which is capable to order a column of the truth table, i.e. to transform a right side column to become identical to the corresponding left side column. It is possible to store s-distances for all possible columns. For every function the SF-distance is defined as the sum of all column s-distances. The proposed simple algorithm selects the gates which lead to the minimal SF-distance for the rest function (a rest function is the function to be still implemented after the given gate has been selected). The process is repeated until the consecutive rest function will become the identity function. The algorithm can be implemented using the FPGA circuit as the block scheme from Fig. 3. The description of this module using VHDL is presented and discussed.

4

System Modułów Laboratoryjnych wspomagający modelowanie urządzeń cyfrowych

Chrząszcz J., Gracki K., Kompa K., Kowalski H., Mazur G., Pawłowski M., Rzeszut J., Skorupski A., Szymański Z.

Elektronika : konstrukcje, technologie, zastosowania

|

2014

|

Vol. 55, nr 10

91-92

PL

W artykule przedstawiono System Modułów Laboratoryjnych SML3, który został opracowany w Instytucie Informatyki Politechniki Warszawskiej (II PW) jako narzędzie do prowadzenia zajęć dydaktycznych oraz wspomagania prac badawczych. System zapewnia łatwy sposób mechanicznego i elektrycznego łączenia modułów. Zbiór modułów zawiera układy SSI, MSI, LSI, a także układy VLSI.

EN

The laboratory system SML3 is a simple tool for modeling and rapid prototyping of complex digital circuits. It can be used in didactic process as well as in research and development works. System contain modules with integrated circuits located on printed boards. The modules can be easily connected mechanically as well as electrically. For electrical connections are used standard 16-pins IDC connectors with 8 pins dedicated for data transfer and 8 pins for power supply. Additionally modules are equipped with special pins for single connections. Designer can select modules from wide module set and selected modules can be located on special frame. Due to simplicity of usage the process of prototyping even complex digital circuits is easy and fast.

5

System fuzji obrazów wizyjnych i termowizyjnych dla potrzeb monitorowania otoczenia w czasie rzeczywistym

Putz B., Timofiejczuk A., Bartyś M., Gwardecki J.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 7

784-788

PL

Artykuł prezentuje stan prac nad systemem fuzji obrazów z kamer IR i TV realizowanym w ramach projektu rozwojowego. Omówiona została koncepcja systemu, metodyka badań laboratoryjnych, wybór algorytmów oraz ich implementacja sprzętowa działająca w czasie rzeczywistym. System zrealizowany w pojedynczym układzie FPGA wyróżnia się wysoką elastycznością i bardzo oszczędnym wykorzystaniem układów mnożących i logicznych. Przedstawione rozwiązania mają charakter ogólny i mogą mieć zastosowanie w różnorodnych systemach nadzoru i diagnostyki.

EN

The paper presents the state of research dealing with TV and thermal image fusion (Fig. 3) performed within the framework of national research and development project. There are presented main results of the project. Solutions found are evaluated as general and therefore, the spectrum of possible implementations of the system pass over primary assumptions. Typical application areas of the image fusion system concern supervisory and diagnostics systems. The idea of the system, the methodology of laboratory research with the use of prototype platform, designed for testing algorithms realized as C plugins (Fig. 1), and laboratory optoelectronic head (Fig. 2) are presented. The paper presents as well the investigations of algorithms promising real-time implementation. Finally, the phase correlation algorithm for image registration [8] as well as Laplacian pyramid algorithm for image fusion ([9], Fig. 4, 5) have been chosen for system of TV and thermal image fusion. System has been realized on a chip making use from single FPGA (Fig. 6). Presented system stands out from similar solutions [2-4] with high flexibility, facility of quick reconfiguration and very good economical factors.

6

Sprzętowa realizacja fuzji obrazów metodą piramidy Laplace'a w systemach nadzoru i diagnostyki

Antoniewicz A., Jamrozik W., Kondej M., Putz B.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 7

789-793

PL

Wiele współczesnych systemów nadzoru, monitorowania otoczenia czy diagnostyki procesów przemysłowych korzysta z optycznej kontroli powiązanej z akwizycją obrazów pochodzących z różnych źródeł. W artykule przedstawiono sposób implementacji w układzie FPGA przykładowego systemu diagnostycznego opartego na algorytmie fuzji obrazów metodą piramidy Laplace'a. System korzysta z dwóch kamer obserwujących ten sam obiekt (kamery termowizyjnej i kamery światła widzialnego) i działa w czasie rzeczywistym.

EN

Many supervisory, monitoring and diagnostics systems need to acquire and analyze multisensor visual information, for example two video sequences from TV and thermal (IR) camera. Thus, an image fusion algorithm [1-6] is necessary if we want to have one common image containing details of both input images. The paper presents a hardware implementation of the Laplacian pyramid algorithm ([1, 7], Fig. 1-3) for image fusion. Prior image registration is necessary, which is presented by the authors in other paper [8]. The Laplacian pyramid algorithm generates stable video sequences, without flickering or glow, and enables real-time implementation, necessary for supervisory and similar systems. Some results of testing of the algorithm are presented (Fig. 4, 5). The system has been realized on a chip making use of a single Altera Cyclone III FPGA (Fig. 6), with a 3-levels Laplacian pyramid module (Fig. 7, 8). The image fusion process execution time is below 10 ms, with a clock speed of 150 MHz. The presented system allows for quick reconfiguration and stands out from similar solutions [6, 11] with very good economical factors (Tab. 1). This enables realization of additional algorithms simply by adjoining new components to the Avalon bus.