Wyniki wyszukiwania - BazTech

1

Zdalnie sterowana kamera do zastosowań astronomicznych

Kwiatkowski M., Kasprowicz G., Poźniak K., Romaniuk R., Wrochna G.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 10

42-48

PL

W artykule opisano nową generację wysokiej jakości, zdalnie sterowanych kamer CCD przeznaczonych do zastosowań astronomicznych. Kamerę zbudowano wykorzystując niskoszumny, 4 megapikselowy układ CCD firmy STA. System elektroniczny kamery jest w dużym stopniu parametryzowany i rekonfigurowalny oraz modułowy, w porównaniu z zamkniętym rozwiązaniem pierwszej generacji, wskutek zastosowania otwartego oprogramowania i układu FPGA, Altera Cyclone EP1C6. Do budowy kamery wykorzystano ponadto następujące zaawansowane układy elektroniczne: mikrokontroler CY7C68013a (rdzeń 8051) firmy Cypress, procesor obrazu AD9826 firmy Analog Devices, interfejs GigEth RTL8169s firmy Realtec, pamięć SDRAM AT45DB642 firmy Atmel, procesor typu CPU ARM926EJ-S AT91SAM9260 firmy ARM i Atmel. Rozwiązania programistyczne dla kamery i jej zdalnego sterowania oraz akwizycji danych obrazowych oparto wyłącznie na zasadach open source. Wykorzystano interfejsy obrazowe ISI i API V4L2, magistralę AMBA, AHB, protokół INDI. Kamera będzie powielona w kilkunastu egzemplarzach i zastosowana do ciągłej, szerokokątnej obserwacji nieba w programie badawczym Pi-of-the-Sky.

EN

The paper describes a new generation of high performance, remote control, CCD cameras designed for astronomical applications. The camera was built using a low-noise, 4Mpixel CCD circuit by STA. The electronic circuit of the camera is highly parameterized and reconfigurable, and modular in comparison with the closed solution of first generation, due to application of open software and FPGA circuit, Altera Cyclone EP1C6. There were used the following advanced electronic circuit in the camera system: microcontroller CY7C68013a (core 8051) by Cypress, image processor AD9826 by Analog Devices, GigEth interface RTL8169s by Realtec, memory SDRAM AT45DB642 by Atmel, CPU typr microprocessor ARM926EJ-S AT91SAM9260 by ARM and Atmel. Software solutions for the camera and its remote control, as well as image data acquisition are based only on the open source platform. There were used the following image interfaces ISI and API V4L2, data bus AMBA, AHB, INDI protocol. The camera will be replicated in 20 pieces and is designed for continuous on-line, wide angle observations of the sky in the research program Pi-of-the-Sky.

2

Implementacja algorytmu E3SS estymacji ruchu w układach FPGA

Dąbrowska A., Wiatr K.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 7 bis

68--70

PL

Estymacja ruchu jest to proces wyznaczania przesunięcia między makroblokiem bieżącego obrazu, a najbardziej podobnymi makroblokami z obrazów referencyjnych. Estymacja ruchu jest ważnym elementem algorytmów kompresji sekwencji obrazów (H.26x, MPEG). W artykule zostały przedstawione podstawowe zagadnienia oraz główne algorytmy estymacji ruchu oparte na algorytmie trójkrokowego przeszukiwania. Dodatkowo zostaną przedstawione zagadnienia dotyczące implementacji algorytmów wyszukiwania wektorów ruchu w układach FPGA.

EN

Motion estimation is a process calculating the Shift between the macroblock of the current picture and the most similar macroblocks from the corresponding pictures. Motion estimation is an important element of those compression algorithms which deal with sequences of pictures. Examples of such algorithms are H.26x and MPEG. In the article basic issues and the main algorithms of motion estimation based on the 3-steps search algorithm have been discussed. Additionally paper presents problems connected with implementation of motion vectors search in FPGA chips.

3

System pomiarowo-kontrolny dla nadprzewodzącej, mikrofalowej wnęki rezonansowej akceleratora tesla i europejskiego lasera xfel

Późniak T., Czarski T. W., Romaniuk R. S.

Kwartalnik Elektroniki i Telekomunikacji

|

2005

|

Vol. 51, z. 1

175--210

PL

Opisano nowe rozwiązanie zintegrowanego systemu efektywnego, sprzętowego symulatora i kontrolera niobowej, nadprzewodzącej, rezonansowej wnęki mikrofalowej 1,3GHz, o dużej dobroci. System jest przeznaczony dla lasera na swobodnych elektronach i akceleratora e+ - e- TESLA. System zrealizowano na bazie układu programowalnego typu FPGA VirtexII V3000. Model fizyczny wnęki rezonansowej (na podstawie którego opracowano symulator) i schemat układu jej sterowania przygotowano w języku VHDL przy wykorzystaniu sprzętowych elementów mnożących zawartych w serii układów VirtexII. W rezultacie uzyskano implementację pełnego urządzenia symulatora i kontrolera (nazywanego w pracy systemem SIMCON) pracującego w trybie czasu rzeczywistego, zgodnie z projektem układu sterowania wnęk rezonansowych akceleratora TESLA. Opisano, w szczególności, warstwę funkcjonalną systemu oraz scharakteryzowano działanie poszczególnych bloków wykonawczych zaimplementowanych w układzie FPGA. Przedstawiono strukturę funkcjonalną oraz sprzętową implementację warstwy komunikacyjnej. Zamieszczono wybrane przykłady działania, uzyskane na bazie monitoringu procesów czasu rzeczywistego. Opisany system jest przeznaczony do uruchamianego lasera na swobodnych elektronach dla zakresu VUV, zastępując z powodzeniem poprzednią generację analogowych układów sterowania akceleratorów. Testowany jest także w układach pomiarowych pojedynczych, ośmio-wnękowych segmentów nadprzewodzącego akceleratora liniowego. Jest to jedna z pierwszych pełnych realizacji wdrożonego systemu pomiarowo-kontrolnego akceleratora wykorzystująca możliwości układu FPGA posiadającego rozbudowaną warstwę cyfrowego przetwarzania sygnałów (DSP).

EN

The work describes a new, integrated, effective, hardware system of 1,3GHz microwave, very high finesse, cavity simulator and controller (referred to as the Simcon system). The resonant, superconducting, niobium cavity under consideration is a part of the free electron laser and the e+ -e- linear TESLA accelerator. The system was realized with the aid of a programmable FPGA chip of VirtexII V3000 series. The physical model of the resonant cavity (on which rests the simulator idea) and the circuit layout of its control, as well as the feedback and auxiliary circuits (prepared in agreement with the accelerator requirements) were done in the VHDL language. The design has incorporated hardware multiplication units present inside the VirtexII series of chips. The multiplication units were used to build a DSP subsystem. As a result, a hardware implementation of the full superconducting cavity simulator and contraller device was obtained, working in the real time, in accordance with the control system of the TESLA accelerator. In particular, the paper presents functional layer of the SIMCON system, and characterizes work of individual executing blocks, which were implemented in the FPGA chip. A functional structure and hardware implementation of the communication layer was presented. Chosen examples of the system performance were quoted, basing on monitoring of the real-time processes. The described system is projected for free electron, VUV laser under construction, and will replace in an evolutionary way, a previous analog generation of the accelerator control system. It is also tested in the measurement setups for single cavity units of the superconducting linear accelerator. According to the current knowledge of the authors, it is one of the first, realizations of the accelerator control systems, using the possibilities of the FPGA chip equipped with embedded, extended DSP feasibilities.

4

Środowisko APSI do programowo--sprzętowego przyspieszania implementacji algorytmów przetwarzania obrazów w układach FPGA

Jamro E., Wiatr K.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

|

2004

|

T. 8, z. 3

315-324

PL

Sprzętowa akceleracja systemów wizyjnych wiąże się z dodatkowym nakładem pracy związanym z projektowaniem oraz testowaniem układów cyfrowych. Szczególnie kłopotliwe jest projektowanie i testowanie interfejsu programowo-sprzętowego. Dlatego w ramach artykułu przedstawiono przykład takiego interfejsu, w skład którego wchodzą: program napisany w języku C++ wykonujący specjalnie opracowany język skryptowy, moduły sprzętowe umożliwiające łatwą pracę blokową w ramach układu FPGA oraz układów peryferyjnych, symulacja heterogeniczna umożliwiająca symulowanie współpracy pomiędzy częścią programową i sprzętową.

EN

This paper describes a new prototyping system denoted as Advanced Programmable System Interface (APSI), dedicated for an FPGA-based system controlled by the PC. The APSI includes: the script interpreter, heterogeneous hardware-software co-simulation, and hardware modules (FPGA chips and interface circuits). The whole system is controlled by the PC program apsi.exe which is run-time interpreter of a new dedicated script language. The script interpreter can run in two modes: the standard hardware execution mode or heterogeneous hardware-software simulation mode in which apsi.exe communicates with a VHDL simulator to generate simulation stimulus and obtain the simulation results.

5

Realizacja algorytmów Chena i Loefflera transformacji FDCT w układach FPGA

Dąbrowska A., Wiatr K.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

|

2004

|

T. 8, z. 3

179-188

PL

Dyskretna transformacja kosinusowa DCT (Discrete Cosinus Transform) jest jedną z podstawowych odmian algorytmów kodowania transformatorowego. Jest ona stosowana w standardowych algorytmach kompresji obrazu nieruchomego (JPEG), jak również algorytmów kompresji obrazów ruchomych (MPEG, H.26x). W przypadku algorytmów kompresji obrazu dyskretnej transformacji kosinusowej poddawane są bloki 8 x 8 pikseli. W referacie przedstawiono podstawy i główne algorytmy transformacji DCT, ze szczególnym uwzględnieniem zagadnień dotyczących implementacji w układach programowalnych FPGA (XCV200BG352).

EN

Discrete Cosine Transform (DCT) is one of basic varieties of transform coding algorithms. Moreover DCT is used in standard still image compression algorithms (JPEG) and video compression algorithms (MPEG, H.26x). In case of image compression algorithms the discrete cosine transform uses blocks 8 x 8 pixels. Paper presents problems concerned with implementation of DCT algorithms in reconfigurable FPGA structures. The authors have implemented the DCT transform using the Chen and Loeffler algorithms. These algorithms are most effective for the FPGA implementation. Paper presents implementations results in the XCV200BG352 Xilinx chips.