Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 2011

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: Delaunay's triangulation

Sortuj według:

Ogranicz wyniki do:

A functional testing of analogue electronic circuits with the use of specification approximation in the time-domain response features space

Jantos P., Golonek T., Rutkowski J.

Przegląd Elektrotechniczny

2011

R. 87, nr 10

110-113

This paper presents a method for specification driven testing of analogue electronic circuits. The method is based on utilisation of tested circuit response features to a test stimulus. Delaunay’s triangulation is employed for the purpose of finding tested circuit specifications values in spaces defined with response features. Specification maps are used for the purpose of estimating the tested circuits performance quality. A neural network classifier has been utilised to make a decision whether the circuit is fully functional.

W artykule przedstawiono metodę sterowanego specyfikacją testowania analogowych układów elektronicznych. Opracowana metoda bazuje na wykorzystaniu cech odpowiedzi układu na wymuszenie testujące. W przestrzeniach zdefiniowanych przez wartości poszczególnych cech odpowiedzi testowanego układu oraz kolejne specyfikacje, znajdowana jest aproksymacja dystrybucji wartości specyfikacji z wykorzystaniem triangulacji Delaunay’a. Tak przygotowane „mapy” działania układu stosowane są do estymacji wartości specyfikacji, a następnie, za pomocą klasyfikatora neuronowego, do stwierdzenia, czy układ testowany jest sprawny.

An analogue electronic circuits specification driven testing with the use of time domain response's features

Jantos P., Golonek T., Rutkowski J.

Elektronika : konstrukcje, technologie, zastosowania

2011

Vol. 52, nr 12

65-68

This paper presents a deterministic method of analogue electronic circuits' specification driven testing. This method is based on an analysis of a circuit-under-test time-domain response's to a pulse excitation. We are extracting the response's and its first order derivative minima and maxima locations. Then, the tested circuit's specifications are mapped into response's features planes. At the test stage, extracted reaponse's features are used to predict specifications values. The decision about the test result (GO/NO-GO) is made with a simple deterministic inference system. Our testing method has been verified with a use of an exemplary circuit, a low-pass filter.

W artykule przedstawiono deterministyczną metodę testowania analogowych układów elektronicznych. Metoda ta bazuje na wykorzystaniu cech odpowiedzi testowanego układu na wymuszenie w dziedzinie czasu. W zapisie odpowiedzi znajdowane są kolejne ekstrema. Specyfikacje układu testowanego są aproksymowane w przestrzenie zdefiniowanej czasem wystąpienia oraz wartością kolejnych cech odpowiedzi. Prosty, deterministyczny system ekspercki pozwala na stwierdzenie, czy testowany układ spełnia założenia specyfikacji. Prezentowana metoda testowania została zweryfikowana z wykorzystaniem przykładu obliczeniowego - filtru dolnoprzepustowego.