PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  CMOS integrated circuit
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Fractal geometries in lateral flux capacitor design – experimental results
Kocanda P., Kos A, Gołda A.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2015
|
nr 2
6--9
EN
Capacitance density is increased when lateral flux structures are used in CMOS technologies compared to classic parallel-palate capacitors. Lateral-flux capacitors where designed based on three different fractal geometries. Capacitors are designed with and without special MMC metal layer available in some CMOS technologies for capacitor design. For theoretical analysis verification a special ASIC has been designed and fabricated in UMC 0.18um technology. Presented result are obtained by measurement of 5 ICs. Some capacitor structures have much higher capacitance density than classic parallel-plates capacitor without MMC layer. Few presented structures have higher capacitance density than parallel-plate capacitor made with MMC layer. Capacitors have small process parameters spread.
PL
W porównaniu do klasycznych kondensatorów z równoległymi okładkami użycie struktur z poprzeczną pojemnością pozwala na zwiększenie gęstości pojemności przy projektowaniu kondensatorów w technologiach CMOS. Kondensatory z poprzeczną pojemnością zostały zaprojektowane na bazie trzech rożnych fraktali. Struktury kondensatorów zostały zaprojektowane z i bez użycia specjalnej warstwy metalu MMC, dostępnej w niektórych technologiach CMOS, do projektowania kondensatorów. Do sprawdzenia teoretycznych rozważań specjalny układ ASIC został zaprojektowany i wykonany w technologii UMC 0.18um. Przedstawione wyniki są efektem pomiarów 5 układów scalonych. Niektóre struktury kondensatorów mają dużo większą gęstość pojemności niż klasyczne kondensatory bez warstwy MMC. Niewiele zaprojektowanych struktur ma większą gęstość pojemności niż kondensatory klasyczne z warstwą MMC. Rozrzut parametrów kondensatorów jest niewielki.
2
Content available Linearized settling error calibration for a pipeline A/D converter using non-slewing amplifiers
Jun S. - W., Yasutomi K., Itoh S., Kawahito S.
Journal of Automation Mobile Robotics and Intelligent Systems
|
2009
|
Vol. 3, No. 4
204-206
EN
In this paper a new method of linearized settling error calibration for a pipeline A/D converter is proposed. The pipeline A/D converter employs non-slewing amplifiers for linearizing the settling error. A prototype 15b pipeline A/D converter was fabricated in 0.25 µm process. The calibration is carried out by adjusting gradients and offsets of the linearized settling error. The calibration of the settling error improves the SNDR and SFDR from 68 dB and 74 dB to 72 dB and 88 dB, respectively, at 35MS/s.
3
Content available remote Design of a 3.3V Four-Quadrant Analog CMOS Multiplier
Szczepański S., Kozieł S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2003
|
Vol. 51, nr 2
163-172
EN
The two CMOS four-quadrant analog multipliers that can operate from a supply voltage of 3.3V are presented. The proposed circuit technique has been developed using MOS transistors working both in saturation and nonsaturation regions. Simulation results have shown that the introduced circuit based on MOS devices operating in the linear region has the total harmonic distortion (THD) less than 0.75% for input signal up to 2Vpp with 10MHz sine wave. A 3-dB bandwidth about 1GHz is attainable from either input. A power consumption of the circuit is 1.4mW.
4
Content available remote Design of Highly Linear Tunable CMOS OTA Using a Linearizing Differential Pair in the Output Stage
Kozieł S., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2002
|
Vol. 50, Nr 3
197--211
EN
An analytical method based on the standard square-law MOS modelling for the design of highly linear, fully differential CMOS operational transconductance amplifier (OTA) is presented. The proposed circuit implementation combines a cross-coupled quad cell with a source-coupled differential pair, as well as the current mirror technique. As a result, improved linearity of the developed OTA over the large tuning range is obtained. SPICE simulations show that for 0.5 mm HP AMOS14TB process (MOSIS) with a 2.5V power supply. Total Harmonic Distortion (THD) at 2.5Vpp is less than 0.2%. The dynamic range is equal to 77dB at power consumption 6.6mW.
5
Content available remote Design of linear CMOS OTA using a current addition/subtraction technique
Kozieł S., Szczepański S.
Kwartalnik Elektroniki i Telekomunikacji
|
2001
|
Vol. 47, z. 1
121-133
EN
An analytical design method based on a current addition/subtraction technique used to realise a linear CMOS OTA is developed. Design trade-offs are discussed and a circuit example employing three differential MOS pairs is presented. The linearity and input voltage range is significantly improved over the single pair transconductor based OTA. SPICE simulation results show that for a power supply [+,-] 2.5 V, the Total Harmonic Distortion at 2.5 Vpp is less than 0.5%.
PL
Liniowe operacyjne wzmacniacze transkonduktacyjne (ang. Operational Transconductance Amplifier - OTA) CMOS są szeroko wykorzystywane w projektowaniu współczesnych analogowych i analogowocyfrowych systemów przetwarzania sygnałów. Jednym z głównych czynników ograniczających ich potencjalne zastosowania, na przykład w analogowych filtrach CMOS OTA-C czasu ciągłego, jest niewielka liniowość charakterystyk przejściowych. W mniejszej pracy zaprezentowano w pełni analityczną metodę projektowania wzmacniaczy operacyjnych OTA o zwiększonej liniowości wykorzystując proste modele kwadratowe tranzystorów CMOS. Przeprowadzone w szerokim zakresie badania symulacyjne za pomocą programu PSPICE potwierdziły, że uzyskane na drodze teoretycznej wartości parametrów projektowych stanowią bardzo dobry punkt startowy do projektowania układu z uwzględnieniem efektów drugiego rzędu, co świadczy o praktycznej przydatności opracowanej metody projektowania. W części końcowej pracy przedstawiono pełny schemat układowy operacyjnego wzmacniacza transkonduktacyjnego wraz z rezultatami symulacji komputerowych (symulacje przeprowadzono z uwzględnieniem wymagań technologicznych procesu 0.5 µm HP AMOS14TB, MOSIS). Uzyskane wyniki potwierdziły wysoką liniowość chrakterystyk przejściowych (THD<0.5% przy pobudzeniu sinusoidalnym 2.5 Vpp o częstotliwości 5 MHz). Również wartości innych parametrów takich jak CMRR, PSRR i DR wskazują, że proponowane rozwiązanie układowe jest konkurencyjne w stosunku do rozwiązań prezentowanych wczesniej w literaturze przedmiotu.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.