PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  CCO
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Testy integracji pokładowych podsystemów ETCS na podstawie wymagań zawartych w Technicznej Specyfikacji Interoperacyjności podsystemu „Sterowanie”
Adamski Dominik, Zawadka Łukasz
Problemy Kolejnictwa
|
2021
|
Z. 193
7--13
PL
Osiągnięcie interoperacyjności europejskiego systemu kolei w każdym państwie członkowskim wymaga przedsięwzięcia wielu środków w celu ujednolicenia rozwiązań technicznych oraz przepisów. Istnieje jednak możliwość wystąpienia pewnych niezgodności pomiędzy poszczególnymi podsystemami, pomimo ich opracowania zgodnie z obowiązującymi zunifikowanymi wymaganiami. Możliwa jest również sytuacja, w której interoperacyjny tabor nie będzie mógł swobodnie poruszać się po interoperacyjnej linii kolejowej z powodu pewnych niezgodności i różnic w wersjach zainstalowanego oprogramowania sprzętowego w urządzeniach systemu ETCS. W artykule przedstawiono zagadnienia badania zgodności prawidłowej integracji podsystemu pokładowego z podsystemem przytorowym, które są wykonywane przez Instytut Kolejnictwa.
2
Content available Integration Tests of ETCS On-board Subsystems Based on the Requirements of the Technical Specifications for Interoperability of the ‘Control-Command and Signalling’ Subsystem
Adamski Dominik, Zawadka Łukasz
Problemy Kolejnictwa
|
2021
|
Z. 193
69--75
EN
Achieving the interoperability of the European rail system in each Member State requires many measures to standardise the adopted technical solutions and relevant regulations. However, it is likely that there may be some incompatibilities between individual subsystems, even if these subsystems are designed in accordance with standardised requirements. Interoperable rolling stock may be unable to move freely over an interoperable railway line due to some incompatibilities and differences in the versions of the installed firmware in the ETCS system devices. The article discusses the compliance tests of the proper integration of the on-board subsystem with the trackside subsystem, carried out by the Railway Research Institute.
3
Content available Wybrane aspekty weryfikacji podsystemu „Sterowanie – urządzenia pokładowe”
Zawadka Łukasz, Adamski Dominik
Problemy Kolejnictwa
|
2020
|
Z. 187
59--62
PL
W artykule scharakteryzowano procedury, parametry podstawowe i wymagania w zakresie kontroli, które należy sprawdzić w celu weryfikacji WE podsystemu „Sterowanie – urządzenia pokładowe”. Przedstawiono analizę zagadnień związanych z oceną podsystemu pokładowego w ujęciu niezbędnych sprawdzeń, które musi wykonać jednostka notyfikowana oraz problematykę testów współpracy pokładowego systemu ERTMS z infrastrukturą przytorową.
4
Content available Selected aspects of control-command and signalling on-board subsystem verification
Zawadka Łukasz, Adamski Dominik
Problemy Kolejnictwa
|
2020
|
Z. 187
125--128
EN
This article describes the procedures, standard parameters and control requirements to be performed in order to achieve EC verification of a Control-Command and Signalling On-board Subsystem. An analysis of issues related to the assessment of the on-board subsystem is presented in terms of the necessary checks that must be performed by a notified body and the issues of interoperability tests of the on-board ERTMS with track-side infrastructure. Providing railway interoperability is strictly related to the introduction of unified rules for the assessment and verification of the ETCS and GSM-R subsystems that are part of the European Rail Traffic Management System (ERTMS). The article describes procedures, standard parameters, requirements and necessary controls that must be implemented to carry out EC Verification of a Control-Command and Signalling On-board Subsystem. Reference is also made to the issues of ERTMS on-board compatibility tests with track-side infrastructure.
5
Content available Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
Zaziąbł A.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 8
918-921
PL
Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
EN
Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given.
6
Content available A 800 µW 1 GHz Charge Pump Based Phase-Locked Loop in Submicron CMOS Process
Zaziabl A. J.
International Journal of Electronics and Telecommunications
|
2010
|
Vol. 56, No. 4
411-416
EN
Demand of modern measurement systems in submicron CMOS process introduced new challenges in design of low power high frequency clock generation systems. Technical possibilities for clock generation using classical oscillator based on a quartz filter is limited to tens of megahertz. Thus, 1 GHz clock generation is not possible without a frequency multiplier system. It is difficult to achieve, because in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power charge pump phase-locked loop (CPPLL) with the center frequency of 1 GHz. It combines various modern circuit techniques, whose main aim is to lower power consumption, which is below 800µW for the whole PLL, while maintaining good noise properties, where the jitter rms is 8.87 ps. The proposed phase-locked loop is designed in 0.18 µm CMOS process.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.