A novel pure-hardware design of LMS-based adaptive FIR filter core is proposed which is highly efficient in FPGA area/resource utilization and speed. Unlike HW/SW co-design and other pure-hardware methods, the required area/resource is reduced while keeping the speed in an appropriate level by taking advantage of finite state machine (FSM) and using internal block-rams (BRAM). This model because of being completely general (device independent), gives the ability of implementation on different FPGA brands and thus, is suitable for embedded systems, system-onprogrammable- chip (SoPC) and network-on-chip (NoC) applications.
PL
Opisano projekt filtru adapatacyjnego SOI który może byc wykorzystany w technice FPGA. Dla zapewnienia odpowiedniej szybkości zastosowano metodę FSM (finite state machine) i wewnętrzny RAM. Układ może być wykorzystany w systemach typu SoPC (system on programmable chip).
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.