Wyniki wyszukiwania - BazTech

1

Niskomocowy generator pierścieniowy CMOS sterowany napięciem

Mroszczyk P., Gołda A., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 9

11-14

PL

W pracy przedstawiono projekt i wyniki symulacji po ekstrakcji z topografii generatora pierścieniowego wykonanego w technologii AMS 0,35 pm przestrajanego w zakresie od 50 kHz do 2 GHz, moc strat nie przekracza 5,3 mW przy napięciu zasilania 3,3 V, poziom szumów fazowych dla częstotliwości podstawowej 900 MHz i przesunięciu 1 MHz wynosi -87,4 dBc/Hz, głównym przeznaczeniem układu jest taktowanie systemów cyfrowych testowanych pod kątem zjawisk termicznych i elektrotermicznych

EN

The objective of this paper is to present a design and post-layout simulation results of a voltage-controlled ring oscillator designed in AMS 0.35 pm technology retuned from 50 kHz to 2 GHz. A power dissipation does not exceed 5.3 mW for a voltage supply 3.3 V, a single-sideband noise at the offset frequency 1 MHz from the carrier frequency 900 MHz is - 87.4 dBc/Hz. The project can be applied as a clock signal generator in research and development of digital systems in terms of thermal and electrothermal phenomena

2

Design and testing of CMOS asynchronous flash analog-to-digital converter

Frankiewicz M., Mroszczyk P., Gołda A., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 12

19-22

EN

The paper describes design and testing of the monolithic asynchronous analog-to-digital converter fabricated in CMOS AMS 0.35 µm technology. Two basic tests are applied to calculate error parameters of the ADC: code test to obtain a static characteristic and input-output test to measure the SNR (signal-to-noise), the ENOB (effective-number-of-bits), and propagation times to determine maximum conversion speed. Two different test circuits are used to measure these parameters. Unit under test is the 4-bit flash analog-to-digital asynchronous converter with additional error detection systems.

PL

Praca opisuje projekt i testy scalonego asynchronicznego przetwornika analogowo-cyfrowego typu flash wykonanego w technologii CMOS AMS 0,35 µm. W celu wyznaczenia parametrów i błędów układu zastosowano dwie metody: code test aby otrzymać charakterystykę statyczną i input-output test aby zmierzyć stosunek sygnału do szumu (SNR), efektywną liczbę bitów (ENOB) oraz czasy propagacji i maksymalną szybkość przetwarzania. Na potrzeby pomiarów zaprojektowano i zbudowano dwa układy testowe. Badany układ scalony stanowi 4-bitowy asynchroniczny przetwornik A/C z dodatkowymi układami wykrywającymi błędy przetwarzania.

3

DOC catalyst modelling using EEF networks

Magiera J., Mroszczyk P.

Czasopismo Techniczne. Mechanika

|

2003

|

R. 100, z. 5-M

339-346

PL

W niniejszym artykule, po przyjrzeniu się z bliska podłożu matematycznemu, rozważono skuteczność modelowania za pomocą konwencjonalnych sieci neuronowych. Następnie przedstawiono nowy, obecnie badany typ sieci neuronowej: sieć EEF. Poruszono również tematykę technologii katalizatorów utleniających stosowanych do silników dieslowych.